当前位置：文档之家 › 数字电路第5章触发器PPT课件

数字电路第5章触发器PPT课件

  • 格式：ppt
  • 大小：2.91 MB
  • 文档页数：72

下载文档原格式

  / 72

合集下载

rs触发器ppt课件

rs触发器ppt课件


04 RS触发器的设计与实现
CHAPTER
设计思路与步骤
确定触发器的功能需求
根据题目要求，确定RS触发器是作为置位器还是复位器使用 ，或者同时具有置位和复位功能。
选择合适的逻辑门
根据电路设计需求，选择合适的逻辑门（如与门、或门、非 门等）进行组合，实现RS触发器的逻辑功能。
设计思路与步骤
• 确定输入和输出信号：根据设计需求，确定RS触 发器的输入信号（置位信号、复位信号）和输出 信号。
RS触发器PPT课件
目录
CONTENTS
• RS触发器简介 • RS触发器的逻辑功能 • RS触发器的真值表与波形图 • RS触发器的设计与实现 • RS触发器的应用案例 • RS触发器的常见问题与解决方案
ห้องสมุดไป่ตู้
01 RS触发器简介
CHAPTER
定义与工作原理
定义
RS触发器是一种最简单的触发器 ，由两个交叉耦合的与非门构成 ，具有置位、复位和保持功能。
在此添加您的文本16字
•·
在此添加您的文本16字
3. 滤波技术：在输入输出端加入滤波器，滤除高频噪声 ，提高信号的信噪比。
在此添加您的文本16字
1. 隔离措施：采用隔离变压器、光耦合器等隔离元件， 将干扰源与触发器电路隔离，减小干扰对电路的影响。
在此添加您的文本16字
4. 冗余设计：采用冗余电源、冗余备份等措施，提高系 统的容错能力，增强抗干扰能力。
4. 软件算法优化：通过软件算法优化，减小信号的量 化误差，提高信号的分辨率，从而降低抖动。
问题二：如何提高RS触发器的抗干扰能力？
在此添加您的文本17字
抗干扰能力是指RS触发器在存在噪声或干扰的情况下， 保持正常工作能力的性能。
数字电子技术基础第五章时序逻辑电路PPT课件

数字电子技术基础第五章时序逻辑电路PPT课件


减小功耗
优化电路结构，降低电路的 功耗，减少能源浪费。
提高可靠性
通过优化设计，提高电路的 可靠性和稳定性，降低故障 发生的概率。
提高性能
优化电路结构，提高电路的 响应速度和性能，满足设计 要求。
05 时序逻辑电路的实现技术
基于中小规模集成电路的时序逻辑电路实现技术
概述
中小规模集成电路是将多个晶体管集成在一块芯片上，实现时序逻辑功能。
冒险现象
由于竞争现象的存在，时序逻辑电路 的输出可能会产生短暂的不确定状态， 这种现象称为冒险现象。
04 时序逻辑电路的设计方法
同步时序逻辑电路的设计方法
建立原始状态图
根据设计要求，确定系统的输入和输出变量，并使用状 态图表示系统的状态转换关系。
逻辑方程组
根据状态图和状态编码，列出逻辑方程组，包括状态转 移方程、输出方程和时钟方程。
分类
根据触发器的不同，时序逻辑电 路可分为同步时序电路和异步时 序电路；根据电路结构，可分为 摩尔型和米立型。
时序逻辑电路的功能与特点
功能
实现数据的存储、记忆、计数、分频 等功能。
特点
具有记忆功能、输出状态不仅与当前 输入有关还与之前状态有关、具有时 钟信号控制等。
时序逻辑电路的应用场景
01
02
数字电子技术基础第五章时序逻辑 电路ppt课件
目 录
• 时序逻辑电路概述 • 时序逻辑电路的基本电路的实现技术 • 时序逻辑电路的应用实例
01 时序逻辑电路概述
时序逻辑电路的定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路，其输出不仅取决于当 前的输入，还与之前的输入状态 有关。
03
数字钟
利用时序逻辑电路实现时 间的计数和显示。
通信课件-基本RS触发器

通信课件-基本RS触发器


一、TTL边沿JK触发器
Q
Q
1
电 路 组 成
2021/8/17
≥1 G1
&A&B
S Q3
& G3
≥1 G2
& C&D
R Q4
G4 &
J
CP
K
(a )
图5.4.1
负边沿JK
（a） 逻辑电路; (b） 逻辑符号
Q
Q
CP
J
K
J CP K
(b ) 24
2. 功能分析
(1) CP=0期间，与非门G3、G4输出结果Q4 =Q3=1，此时触发器的输出Qn+1将保持状态不 变。
40
Q
G1 &
G3 &
从
Qm G5 &
G7 &
主
2021/8/17
J
2、主从JK触Hale Waihona Puke 器Q& G2
& G4
Qm & G6
1 G9
& G8
K
CP
将
SJQn RKQ n
代入主从RS触发器的特性方程， 即可得到主从JK触发器的特性 方程：
Qn1 S RQn
JQ n KQnQn JQ n KQn CP下降沿到来时有效
从触发器控制门G3、G4封锁，其 状态保持不变。
38
Q
Q
G1 &
& G2
G3 &
Qm G5 &
从触发器
& G4 CP
Qm
1
& G6 1 G9
G7 & 主 触 发 器 & G8
数字电路--触发器原理

数字电路--触发器原理


2、CP＝1时跟随，下降沿到来时才锁存， 锁存的内容是CP下降沿瞬间D的值。
D (b) CP 符号
(二)工作原理：
(a)
将S=D、R=D代入同步SR触发器的特性方程，得D锁存器的特性方程：
Q* S RQ = D+ DQ = D
CP=1期间有效
第五章
• §5.1 概述
• §5.2 SR 锁存器ne NhomakorabeatQ
0
1
Q
S
R
Q 0
1
& &
0
S
1
0
R
①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1； 再由S=1、Q=1可得Q＝0。即不论锁存器原来处于什么状态都 将变成0状态，这种情况称将锁存器置0或复位。 R端称为置0端或复位端。
ok
Q
1
0
Q
S 1
R 0
Q 0 1
&
&
0
1
S
0
1
R
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论锁存器原来处于什么状态都 将变成1状态，这种情况称将锁存器置1或置位。
Q* Q
Q* 0
保持 置0 置1
特 性 表
0 0 1 1 1 1
Q* 1
Q* Q
翻转
主要特点
①主从JK触发器采用主从控制结构，从根本上解决了输入信号直 接控制的问题，具有CP＝1期间接收输入信号，CP下降沿到来 时触发翻转的特点。 ②输入信号J、K之间没有约束。 ③存在一次变化问题。
二、触发器的两个基本特点： 1.具有两个稳定状态—0状态和1状态 2.能够接收、保存和输出信号
数字电子技术优质课件精选集成触发器02

数字电子技术优质课件精选集成触发器02


状态Q的改变时间：CP下沿
Q 保持 Q 改变
Q的次态值：取决于CP=1的输入（R与S）
进一步说明：Q的值， 只能在CP下沿变，其它时间不会变
Q主的值，可能在CP=1改变多次
(4-36)
X表示
CP S R
Qn+1
CP=1/0
X X X Qn
00
Qn
01
0
10
1
11
1*
(4-37)
画波形
CP S R
按功能分类：R-S触发器、D型触发器、 JK触发器、T型触发器等。
(4-4)
5.1 基本 触发器
1. 基本 R－S 触发器
正常情况下， 两输出端的状态 保持相反。通常 以Q端的逻辑电 平表示触发器的 状态，即Q=1， Q=0时，称为“1” 态；反之为“0” 态。
两互补输出端
Q
Q
反馈线
& G1
& G2
SD 两输入端
RD
(4-5)
触发器输出与输入的逻辑关系
(1) SD=1，RD = 0
设触发器原态 为“1”态。
1Q 0 & G1
1
Q0 1
& G2 0
翻转为“0”态
SD 1
RD 0
(4-6)
设原态为“0”态
结论: 不论 触发器原来 为何种状态， 当 SD=1，
RD=0时， 将使触发器 置“0”或称 为复位。
触发器保持
“1”态不变
1Q
Q0
1
0
& G1 0
& G2 1
SD 0 置位
RD 1
(4-9)
(3) SD=1，RD = 1
第5章 触发器

第5章 触发器

6
表5-1 或非门组成的基本RS触发器的真值表
R
பைடு நூலகம்
S
Q
Q
不变 0 1 0*
触发器 状态 保持 置1 置0 不定
0 0 1 1
0 1 0 1
不变 1 0 0*
7
对于图5-1（b），可作同样分析。这种触发器是以 低电平作为输入有效信号的，在逻辑符号的输入端用小 圆圈表示低电平输入信号有效，它的真值表如表5-2所示。 由于S=R=0时出现了Q==1的状态，而且当S和R同时 撤去（变到1）后，触发器的状态将不能确定是1还是0。 因此这种情况也应当避免。
18
图5-5 开关触点抖动消除电路 图5-5不仅可以消除开关的抖动，而且从波形可以看出，此电路还可 作为手动单次脉冲产生电路使用，譬如可以应用在数字电路实验设备中。
19
5.2 D触发器
导读: 导读 在这一节中，你将学习： 在这一节中，你将学习： 电平触发与边沿触发的概念 电平触发D触发器的特点与逻辑功能 电平触发 触发器的特点与逻辑功能 边沿触发D触发器的特点与逻辑功能 边沿触发 触发器的特点与逻辑功能 异步清0与异步置 与异步置1 异步清 与异步置 集成D触发器 触发器74LS74 集成 触发器
10
2．集成基本RS触发器 ．集成基本 触发器 触发器74LS279
集成基本RS触发器74LS279的内部包含4个基 本RS触发器，输入信号均为低电平有效，其逻辑符 号和引脚图如图5-3所示，应该注意的是图中有两个 基本RS触发器具有两个输入端S1和S2，这两个输入 端的逻辑关系为与逻辑，每个基本RS触发器只有一 个Q输出端。
21
图5-6 D触发器
22
R=D
当CP=1时，将 S = D ，R = D ，代入钟控RS 时 代入钟控 触发器的特性方程（ ），即得到 触发器的特性方程（5.2.1），即得到 触发器的特 ），即得到D触发器的特 性方程为： 性方程为：
第5章 锁存器与触发器

第5章 锁存器与触发器


《数字电路与逻辑设计》
3) 状态转换图与激励表
将锁存器两个状态之间的转换及其所需要的输 入条件用图形的方式表示称为状态转换图（简称为 状态图），用表格的形式表示则称为激励表。
基本SR锁存器的状态图如下图所示，表5-2为 其激励表。
表5-2 基本SR锁存器的激励表
SD=0
RD=´
0
SD=1 RD=0
《数字电路与逻辑设计》
第5章 锁存器与触发器
本章主要内容
5.1 基本锁存器及其描述方法 5.2 门控锁存器 5.3 脉冲触发器 5.4 边沿触发器 5.5 逻辑功能和动作特点
《数字电路与逻辑设计》
本章重点：
掌握锁存器与触发器的电路结构、逻辑 功能和动作特点
本章难点：
触发器的工作原理
《数字电路与逻辑设计》
此外，锁存器的功能还可以用状态转换图和激 励表表示。
《数字电路与逻辑设计》
1) 特性表（真值表） 基本锁存器的特性表如表5-1所示。
表5-1 基本SR锁存器特性表 与非门构成的锁存器 或非门构成的锁存器 SD RD Q Q* SD RD Q Q* 1 1 0 0 0000 1 1 1 1 0011 1 0 0 0 0100 1 0 1 0 0110 0 1 0 1 1001 0 1 1 1 1011 0 0 0 × 1 1 0× 0 0 1 × 1 1 1×
《数字电路与逻辑设计》
(2) CLK为高电平时， 由于SD=(S·CLK)=S、RD=(R·CLK)=R，因 此门控锁存器将根据输入信号S和R实现其相应的 功能。
将SD=S、RD=R代入到基本锁存器的特性方 程Q*=SD+RD·Q，可得到门控锁存器的特性方程为
Q*=S+R·Q
《数字电子技术与接口技术试验教程》课件第5章

《数字电子技术与接口技术试验教程》课件第5章

8
第5章 基于HDL的时序逻辑电路实验
图5-2 边沿D触发器的仿真结果
9
第5章 基于HDL的时序逻辑电路实验 (2) 边沿D触发器的VHDL源代码如下：
--Behavioral D Flip-Flop with Clock Enable and Asynchronous Reset
entity Dflipflop is Port (D,clk,rst,ce : in STD_LOGIC; Q : out STD_LOGIC);
architecture Behavioral of DFF is begin
process(clk, rst,D) begin
if (CLK'event and CLK='1') then if rst ='1' then Q <= '0'; else Q<=D; end if;
end if; end process; end Behavioral;
end if; end process; end Behavioral;
13
第5章 基于HDL的时序逻辑电路实验
(3) 带有置位和清零端的边沿D触发器的约束文件规定
如下：
#Basys2约束文件： NET "clk" LOC ="B8"; //时钟
#Basys2约束文件： NET "clk" LOC ="B8"; //时钟
end Dflipflop;
architecture Behavioral of Dflipflop is begin
process(clk, rst,D,ce)
数字电路触发器

数字电路触发器


时序测试
检查触发器在时钟信号的驱动下是否 能够准时地翻转状态，并确保建立时 间和保持时间满足设计要求。
鲁棒性测试
模拟各种异常情况，如电源电压波动、 时钟信号抖动等，以检验触发器的鲁 棒性和稳定性。
触发器的测试实例
JK触发器测试
通过设置不同的J和K输入信号， 观察触发器的输出状态，验证其 功能正确性。
平时，输出状态保持不变。
T触发器和T'触发器
总结词
T触发器和T'触发器是特殊类型的触发器，具有时钟控制的功能。
详细描述
T触发器和T'触发器只有一个输入端T和一个输出端Q。在时钟信号的上升沿时，T触发器的输出状态会 翻转；在时钟信号的下降沿时，T'触发器的输出状态会翻转。如果T为高电平，则T触发器的输出状态 会一直保持高电平；如果T为低电平，则T'触发器的输出状态会一直保持低电平。
D触发器
总结词
D触发器是一种边沿触发的触发器，只在时钟信号的上升沿或下降沿时触发。
详细描述
D触发器只有一个输入端D和两个输出端Q和Q'。在时钟信号的上升沿或下降沿时，D触发器的输出状态会根据输 入端D的状态而改变。如果D为高电平，则Q为高电平，Q'为低电平；如果D为低电平，则Q为低电平，Q'为高电 平。
02
存储功能
触发器能够存储二进制信息，并 在时钟信号的下一个边缘再次翻来自转。04输入特性
触发器有两个输入端，分别用于 接收数据输入和控制信号。
触发器的参数
01
建立时间
触发器在时钟信号的边缘之前需要 接收数据的时间。
传播延迟
从时钟信号的边缘到触发器输出稳 定状态所需的时间。
03
《数字电子技术》教学课件(高教社) 第五章 脉冲的产生与整形 知识点：用555定时器组成施密特触发器-

《数字电子技术》教学课件(高教社) 第五章 脉冲的产生与整形 知识点：用555定时器组成施密特触发器-


（a）数字测速系统图
（b）测速系统各处的工作波形
图5-35 数字测速系统的原理
高等职业教育数字化学习中心
谢 谢！
2．施密特触发器的应用
（2）施密特触发器的幅度鉴别作用 在图5-34中，555定时器组成施密特触发器，配合其他器件组成一个能
根据环境亮度情况自动开启和关断照明灯的控制电路。K为继电器，T为三极 管，LDR是硫化镉光敏电阻。光敏电阻LDR的阻值与环境光线强度成反比，即 光线越强阻值越小，光线越弱阻值越大。RRP为可调电阻，用于调节灵敏度。
（1）第一种稳定状态输出UOH （2）第二种稳定状态输出UOL （3）回差电压
U U T U T
(5.10)
2．施密特触发器的应用
（1）施密特触发器的整形和波形变换作用 由图5-33所示的工作波形可见，若输入信号 uI 的波形不规则，通过施密特触 发器整形后，其输出是一个几乎理想的矩形波。也可以说，施密特触发器具有 波形变换的作用。施密特触发器的这种作用被广泛地应用于电子线路中。
2．施密特触发器的应用
（2）施密特触发器的幅度鉴别作用
图5-34 用施密特触发器组成的照明灯自动控制电路
至此，前面的章节将数字电路的基本器件和基本单元电路都做了介绍，利 用这些器件和单元电路可以组成各种实用的数字系统。例如，图5-35（a）所 示是数字测速系统的原理框图。通过这张图，可以将模拟电路、组合逻辑电路 和时序逻辑电路的内容有机地联系起来。图5-35（a）中非电量转换电路的作 用是将非电量转速信号转换成电信号(利用传感器)。
高等职业教育数字化学习中心
单电子击技此术处编辑母版标题样式
主 讲：
单击此处编辑母版标题样式
讲授内容
第5章： 脉冲波形的产生和整形
触发器的应用

触发器的应用


而
在CP 由高变低时, 因SR 同时由低变高, 触发器的次态就不能确定, 故
同步SR 触发器的约束条件为SR =0。
上一页 下一页 返回
5. 3 时钟触发器的逻辑功能
• 3. 触发器功能的几种表示方法 • 1) 特性方程 • 将表5-3 SR 触发器的功能真值表, 经过图5-6 所示次态卡诺图的化简,
上一页 下一页 返回
5. 3 时钟触发器的逻辑功能
• T 触发器的逻辑功能可概括为: 当T =0 时, 触发器保持原状态不变; 当 T =1 时, 触发器状态与原状态相反, 即
• 本节中为了便于理解和叙述, 我们讨论SR、JK、D、T 四种触发器的 功能时, 仅以同步时钟触发器为例。实际上, 上述讨论的结论完全适用 于其他结构形式的时钟触发器(维持阻塞触发器、边沿触发器和主从 触发器), 它们的功能真值表、激励表、特性方程、状态图均与同步式 相应功能触发器完全一致。下面就讨论这些不同结构形式的时钟触发 器以及它们各自的触发方式。
第5 章 触发器的应用
• 5. 1 概述 • 5. 2 基本触发器 • 5. 3 时钟触发器的逻辑功能 • 5. 4 时钟触发器的结构及触发方式 • 5. 5 集成触发器及其应用
返回
5. 1 概 述
• 在数字系统中不但需要对“0” “1” 信息进行算术运算和逻辑运算, 还需要将这些信息和运算结果保存起来。为此, 需要使用具有记忆功 能的单元电路。能够存储0、1 信息的基本单元电路称为触发器(FlipFlop)。
• 触发器是一种具有记忆功能, 能存储一位二进制信息的逻辑电路。每 个触发器都应有两个互非的输出端Q 和 , 并且有两个基本性质:
• (1) 在一定的条件下, 触发器具有两个稳定的工作状态( “1” 态和“0” 态)。用触发器输出端Q 的状态作为触发器的状态。即当输出Q = 1, = 0 时, 表示触发器“1” 状态;当输出Q =0, =1, 表示触发器“0” 状态。

数字电路第五章锁存器和触发器


Q3
Q
S 1S
Q
G1 G3
使能信号控制门电路
2、工作原 理
E=0： 状态不变
E=1： Q3 = S Q4 = R R
G4
G2
& Q4 ≥1
Q
状态发生变化。
S=0，R=0：Qn+1=Qn
E
S=1，R=0：Qn+1=1
≥1
&
Q
S=0，R=1：Qn+1=0
S
Q3 G1
G3
S=1，R=1：Qn+1= Ф
逻辑门控SR锁存器的E、S、R的波形如下图虚线上边所示， 锁存器的原始状态为Q = 0，试画出Q3、Q4、Q和Q 的波形。
或非门
G1
G2
Q T1 T4 Q
T3 R
T6 S
T2 T5
初态：R、S信号作用前Q端的 次态：R、S信号作用后Q端的
状态，初态用Q n表示。
状态次态用Q n+1表示。
1) 工作原理 R=0、S=0
状态不变
0 G1
R
≥1
11
Q
R
0 G1
≥1
00
Q
G2 ≥1 S
0
0
Q
若初态 Q n = 1
G2 ≥1 S
建立时间tSU ：保证与D 相关的电路建立起稳定的状态，使触 发器状态得到正确的转换。 保持时间tH ：保证D状态可靠地传送到Q 触发脉冲宽度tW ：保证内部各门正确翻转。 传输延迟时间tPLH和tPHL ：时钟脉冲CP上升沿至输出端新状态 稳定建立起来的时间 最高触发频率fcmax ：触发器内部都要完成一系列动作，需要 一定的时间延迟，所以对于CP最高工作频率有一个限制。

数字电子技术基础第五章触发器


S
(a)
(a)防抖动开关电路图
uA Q uB Q
Q
反跳
反跳
Q (b)
(b)开关反跳现象及改善后的波形图
20
5.3 同步触发器
实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的节拍工作。为此，需要 增加一个时钟控制端 CP。
CP 即 Clock Pulse，它是一串 周期和脉宽一定的矩形脉冲。
具有时钟脉冲控制的触发器称为时钟触发器，
又称钟控触发器。
同步触发器是其中最简单的一种，而 基本 RS 触发器称异步触发器。
21
(一)同步 RS 触发器
1. 电路结构与工作原理 Q 基本 RS 触发器 Q
G1
S1 Q3 G3
G2
Q4 R1 G4
S
10 CP
R
增加了由时钟 CP 控制的门 G3、G4
工作原理 ★ CP = 0 ，G3、G4 被封锁。基本 RS 触发 器的输入均为 1，触发器 状态保持不变。
的作用下，状态转换的 方向。
尾端：表示现态，箭头
指向表示次态。
16
(3) 特征方程（也称为状态方程或次态方程）
RD SD Qn Qn+1
说明
0 0 0 × 触发器状态不定
0 0 1×
0 1 0 0 触发器置 0 0110
1 0 0 1 触发器置 1 1011
1 1 0 0 触发器保持原状态不变 1111
9
2. 工作原理及逻辑功能 Q 1 触发器被置 1 0 Q
G1
G2
11
0 SD
输入 RD SD 00 01 10 11
输出 QQ
01 10

数字电子技术基础第5章锁存器与触发器PPT课件

按结构分类
分立元件触发器和集成触发器。
按工作方式分类
边沿触发器和电平触发器。
触发器的工作原理
触发器在输入信号的作用下，通过内部逻辑门电路的开关特性，实现状态的翻转。
触发器的状态翻转通常发生在时钟脉冲的边沿，此时触发器的输出状态将根据输入 信号和内部状态而改变。
触发器具有置位、复位和保持三种基本功能，这些功能可以通过组合不同的逻辑门 电路来实现。
存储器
触发器还可以用于构建更复杂的存储器，如静态随机存取存储器（SRAM）等。在这些存储器中，触发器 用于存储二进制数据，并在需要时提供数据输出。
两者结合的应用实例
• 数字系统：在数字系统中，锁存器和触发器经常结合使用。 例如，在微处理器或数字信号处理系统中，锁存器和触发器 用于实现数据的存储、传输和控制。这些系统中的锁存器和 触发器通常以大规模集成（LSI）或超大规模集成（VLSI） 的形式存在。
VS
中规模集成电路
在中规模集成电路中，我们将学习一些常 见的数字集成电路，例如译码器、编码器 和比较器等。这些集成电路在数字系统中 有着广泛的应用，例如在计算机、通信和 控制系统等。我们将学习这些集成电路的 工作原理、特性和应用。
THANKS
感谢观看
04
锁存器与触发器的比较
工作原理比较
锁存器
在时钟信号的控制下，实现数据的存 储和传输。当控制信号处于高电平时 ，数据被写入锁存器；当控制信号处 于低电平时，数据保持不变。
触发器
具有记忆功能的基本逻辑单元，能够 在时钟信号的控制下，实现数据的存 储和传输。在时钟脉冲的上升沿或下 降沿时刻，数据被写入触发器。
锁存器和触发器在数字电路中有着广 泛的应用，例如在寄存器、计数器和 时序逻辑电路中。在本章中，我们学 习了这些应用的具体实现和原理。

数字技术电路课件第五章 触发器


5.2
一、 主从RS触发器 1．电路结构
主从触发器
Q Q
由两级同步RS触
发器串联组成。 G1～G4组成从触 发器，G5～G8组 成主触发器。 CP 与CP’互补， 使两个触发器工
CP Q ┌ Q ┌
从 G1 & 触 发 器 G 3 & & G2
&
G4
1R C1 1S
Q' G5 & 主 触 发 器 G7 & R &
知输入R、S的波形图，画出两输出端的波形图。 解： 由表 5.1.1 知，当 R、 S都为 高电平时，触发器保持原状 态不变；当S 变低电平时， 触发器翻转为1状态；当R 变低电平时，触发器翻转为 0 状态；不允许 R 、 S 同时为 低电平。
R S
Q Q
2．用或非门组成的基本RS触发器
Q Q
Q Q
Q ┌ Q ┌
Q ┌ Q ┌ C1 1T
Q
n1
T Q TQ
n
n
当 T 触发器的输入控制端为 T=1 时， 称为T’触发器。 T’触发器的特性方程为：
1K C1 1J
Q n1 Q n
CP
T
4．主从JK触发器存在的问题——一次变化现象
例5.2.2 已知主从 JK触发器 J、 K的波形如图所示，画出输出 Q的波形 图（设初始状态为0）。
Q' G6 1 G9
作在两个不同的
时区内。
&
G8 S
CP
2．工作原理
主从触发器的触发翻转分为两个节拍： （1）当CP＝1时，CP’＝0，从触发器被封锁，保持原状态不变：主触发器 工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP=0、CP’＝1。主触发器被封锁，输入信号 R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的 状态。 特点：（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。

闫石数字电路第5章


特性方程： 特性方程：
Q* = S + R′Q SR = 0
基本RS触发器动作特点 基本 触发器动作特点: 触发器动作特点 输入信号在全部作用时间内都直接改变 输出端Q和 的状态。 输出端 和Q′的状态。
例5.2ห้องสมุดไป่ตู้1
1 1 0 1 1 0 1 0 0 1 1 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 0 1 1 0 1 1
1 0 1 0 1
四、边沿触发的触发器
1.用两个电平触发 触发器组成的边沿触发器 用两个电平触发D触发器组成的边沿触发器 用两个电平触发
上升沿触发 逻辑符号
复位端的CMOS边沿触发 触发器 边沿触发D触发器 带异步置位 、复位端的 边沿触发
异步置位端（高 异步置位端（ 电平有效） 电平有效）
异步复位端（ 异步复位端（高 电平有效） 电平有效）
例5.4.3 第三个CLK=1期间， 第二个CLK＝1期间， ＝ 期间， 期间， 第三个 第二个 期间 期间 Q=1,J=0,K=1,主触 Q=0，J=K=1,主触发 ， 主触 主触发 发器被置0； 器被置1，虽然CLK 发器被置 ；虽然 器被置 ，虽然 CLK下降沿到达时 下降沿到达时 下降沿到达时又回到 又回到K=0,但从触 J=0,从触发器保持输 又回到 从触发器保持输 但从触 发器输出Q 出Q*=1。 发器输出 *=0. 。
2.维持阻塞边沿触发器 维持阻塞边沿触发器
多输入端
低电平有效
上升沿触发
3.利用传输延迟时间的边沿触发器 利用传输延迟时间的边沿触发器 特性表
下降沿触发
边沿触发器动作特点: 边沿触发器动作特点 触发器的次态仅仅取决于时钟信号的上 升沿（下降沿）到达时输入的逻辑状态， 升沿（下降沿）到达时输入的逻辑状态，而 在这以前或以后， 在这以前或以后，输入信号的变化对触发器 输出的状态没有影响。 输出的状态没有影响。

复旦微电子-数字电路-第5章 异步时序电路-PPT文档资料


初始状态 共有8个稳定状态
00 00 10 00 00 01 00 01 01 00
11 00 01 11 11
10 00 10 11 11
状态转换图
00 1000
10
0000
10 00
11 1100
00 10
01 00
11 1101
0110 01
0101 01
10
01
11
1111
1011 11
正因为如此，在基本型异步时序电路中不能将y和 Y分别看作现态和次态。
基本型异步时序电路分析的例子
X1
&
1
&
Y1
&
系
y1
统
y2
总
X2&Fra bibliotek态1
&
Y2
RES
&
系统状态
假想的延时环节
激励状态
R E S 1 时的激励函数和状态流程表
Y1 x1 y2 y1 Y2 x2 y1 y2
非稳定状态 Y与y不同
x1 x2 Y1 Y2 y1 y2 z
t0 t1 t2
t3
t4
t5 t6 t7
z x1y1
t8 t9 t10 t11 t12
功能描述
若在输入x2为逻辑1期间，输入x1发生0到1的变化 （上升沿），则在随后的x1第一个逻辑1期间输 出等于逻辑0，其余时间均输出逻辑1。
若输入x2为逻辑0，则无论输入x1如何变化，输出 总是逻辑1。
数字逻辑基础
第五章 异步时序电路
异步时序电路的分类
基本型异步时序电路 依靠电路反馈记忆状态，输入信号为电平 型信号。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

29.11.2020
阜师院数科院
(4-7)
输入RD=1, SD=1时
保持！
若原状态：Q1 Q0 若原状态：Q0 Q1
Q0 0
& a
1Q 1 &
b
Q1 1
& a
0Q 0 &
b
1 RD 1 0
SD 1 1 RD
01
SD 1
输出保持原状态：
输出保持原状态：
Q1 Q0
Q0 Q1
29.11.2020
阜师院数科院
反馈
Q
反馈 Q 两个输出端
&
&
a
b
两个输入端
RD
SD
正是由于引入反馈，才使电路具有记忆功能 !
29.11.2020
阜师院数科院
(4-5)
输入RD=0, SD=1时 若原状态：Q0 Q1
Q1 1
& a
0Q 0 &
b
置“0”！
若原状态：Q1 Q0
Q0 1
& a
1Q 0 &
b
0 RD 0
1 SD 1
0 RD 1
R、S为高电平表示有信 号，低电平表示无信号。
逻辑符号
阜师院数科院
(4-14)
例 画出同步SR触发器的输出波形 。假设Q的初始 状态为 0。
Set Reset
使输出全为1
CP
R S
Q
Q
多次翻转
CP撤去后 状态不定
29.11.2020
阜师院数科院
(4-15)
二、电平 触发方式的动作特点
1. 当CP = 0 时,无论R、S 为何
(4-3)
有关，即具有记忆功能。
SD RD Q Q*
由于G1和G2在电路中的作用 0 0 0 0
完全相同，所以习惯上将电路 画成图（b）的对称形式。并把
0
0
11
两个门的输出端分别用Q和Q表 0 1 0 0
示，输入端用SD和RD表示。
0 1 10
因为触发器在正常状态下， 1 0 0 1
其两个输出端（Q和Q）应该
Q
Q
种取值组合，输出端均“保
持原态”。
a RD
c
b
2.在CP=1 整个时间内,它将c门
SD 和d门打开，控制端R、S的
的变化均会影响输出，故电
d
平触发的触发器存在空翻问
题。
R
S
CP
说明此类触发器抗干 扰能力低。
触发器的特点：在输入信号的作用下，它能够从一 种状态 ( 0 或 1 )转变成另一种状态 ( 1 或 0 )。 形象地说， 电路具有“一触即发”的特点。
触发器的分类：
按功能分：有R-S触发器、D型触发器、JK触发 器、T型触发器等；
按触发方式划分：有电平触发方式、主从触发 29.11.2020(又称为脉冲触发阜）师院方数科式院 和边沿触发方式 。
第五章 触发器
§5.1 概述
§5.2 SR触发器
§5.3 电平触发的触发器
§5.4 脉冲触发的触发器
§5.5 边沿触发的触发器
§5.6 触发器的逻辑功能及其描述
*§5.7 触发器的动态特性
29.11.2020
阜师院数科院
(4-1)
§5.1 概述
触发器的功能：具有记忆功能，能存储数字信号。 记忆功能具体地说，输出状态不只与现时的输 入有关，还与原来的输出状态有关。
(4-2)
5.2 SR锁存器 （Set-Reset Latch）
G1
vi1
≥1
G2
v02
1≤
（a）
SD
v01
vi1
RD
vi2
vi2
G1
≥1 Q v01 SD
S
Q
RD R
Q
≥1
Q v02 G（2 b）电路
（c）符号
因为图（a）中G1和G2有一个输入端接低电平，故 V02 （= Vi1）和V01（= Vi1），即输出将随Vi1变化。 这说明该电路没有记忆功能。若将G1的接地输入端 不再接地，而与V02 接起来，情况就完全不同了。 这29时.11.2V0200 1和V02状态不仅与阜师V院数i1科有院 关，还与其原有状态
要的是要能按一定时间节拍来进行。为此,必须引入同步信号,使这 些触发器只有在同步信号到达时才按输入信号改变状态。通常把这 个同步信号叫做时钟脉冲（Clock Pulse）。
一、电路结构和 Q
输出端 Q
工作原理
1、同步SR 触发器
a RD
b SD
直接清零端
c
d
直接置位端
29.11.2020
R
S
CP 阜师院数科院
1 0 11
是互补的，所以一般规定
1 1 0 0①
Q=1，Q=0为触发器的1状态， Q=0，Q=1为触发器的0状态。
1 1 1 0①
表中Q表示原来状
由或非门组成的基本RS触 态，Q*表示输入信号
发器的特性表如右：
作用后的新态。
29.11.2020
阜师院数科院
(4-4)
SR 锁存器可以由或非门构成,亦可以由与 非门构成，以下是与非门构成的SR锁存器。
该状29.1态1.20为20 不定状态。 阜师院数科院
逻辑符号
(4-9)
例5.2.1由与非门构成的基本RS触发器电路中,已知 RD和SD的电压波形如图所示,试画出Q和Q端对应的 电压波形。
1 100
0
0 11 0
0
0 011
1
1 101
1
29.11.2020
阜师院数科院
(4-10)
§5.3电平触发的触发器 在实际应用中，触发器的翻转不但要受输入端的控制，通常更重
(4-8)
输入RD=0, SD=0时
基本触发器的功能表
Q1
1Q
RD SD Q Q 1 1 保持原状态
&
&
a
b
01 10
01 10
0 RD
SD 0
输出：全是1
00
1① 1①
QQ
注意：当RD、SD同时由0变 为1时，翻转快的门输出变为
0，另一个不能再翻转,且哪 个门先翻是未知的。因此，
复位端 R D
S D 置位端
阜师院数科院
CP 1
S
(4-13)
RS触发器的功能表
简化的功能表
CP R S 0 φφ 1 00 1 01 1 10 1 11
Q Q* 保持 保持
10 01 不确定
Q
Q
RD R C S SD
29.11.2020
R S Q*
00 Q
01
1
10
0
1 1 不确定
Q*---下一状态（CP过后） Q ---原状态
1 SD 1输出仍保持：Q0 1 输出变为：Q0 Q129.11.2020
阜师院数科院
(4-6)
输入RD=1, SD=0时 若原状态：Q0 Q1
置“1” ！ 若原状态： Q1 Q0
Q1 0
& a
0Q 1 &
b
Q0 0
& a
1Q 1 &
b
1 RD 1
0 SD 0
1 RD 1
0 SD 0
输出变为：Q1 Q0 输出保持：Q1 Q0
输入端
(4-11)
直接清零端、置位端的处理：
平时常 为1
Q a
RD
Q b
SD
平时常 为1
直接清零端
29.11.2020
c
d
R
S
CP
阜师院数科院
直接置位端
(4-12)
CP=0时
Q
& a
1
RD 1 & c
Q
& b
1
1 SD &
d
CP=1时
Q
& a
1
RD R
& c
Q
& b
1
S
SD
& d
R
CP 0
S
R
触发器保持原态 29.11.2020