集成电路设计基础复习要点

集成电路复习要点
（2008-5-14）
友情说明：以下列出几个要点，请仔细研究。

有些内容是记忆性的，也有的内容是灵活性
的，希望对照教材认真复习。

1. MOS 管工作在饱和区的条件
2. NMOS 管工作在饱和区的电流表达式
3. MOS 管工作在饱和区的跨导表达式
4. 在设计反向器时，一般根据上升与下降的时间来确定MOS 管的宽长比。

()()P P N N P N N P down up
L W K K t t μμττ21
L W 21
===，通过这个式子，可以确定MOS 管的宽长。

5. MOS 管的域值电压将与衬底掺杂浓度的关系
6. 什么是沟道长度调制效应？采用何种方法可以降低这种效应？
7. 集成电路设计的一般流程：电路设计、仿真、版图设计、仿真、流片生产
8. P-阱工艺CMOS 的截面图
9. 设计一个CMOS 组合逻辑门，其功能为
()()D C B A F ++=.
解：解题思路：按照与或关系画出相应的电路，先画下面的NMOS ，与对应的是串联，或对应的是并联。

按照这种关系画出下面的NMOS ，然后再画出上面的PMOS 。

PMOS 的串并联关系与下面的NMOS 正好相反，下面是串上面就是并，下面是并上面就是串。

下面是电路图
① 画出逻辑图；
F
10. 两级CMOS 运算放大器的电路图（输入级采用PMOS 尾电流源）。

NMOS 尾电流源结构的两级运放也要求掌握！
第一级为差分输入级，从双端转为单端。

第二级是一个共漏的单级放大，其输出电压的摆幅为全摆幅。

集成电路考前必备复习考点集成电路设计考点填空题1.NM L和NM H的概念，热电势，D触发器，D锁存器，施密特触发器。

低电平噪声容限：VIL-VOL高电平噪声容限：VOH-VIH这一容限值应该大于零热电势：两种不同的金属相互接触时，其接触端与非接触端的温度若不相等，则在两种金属之间产生电位差称为热电势。

2.MOS晶体管动态响应与什么有关？（本征电容P77）MOS晶体管的动态响应值取决于它充放电这个期间的本征寄生电容和由互连线及负载引起的额外电容所需要的时间。

本征电容的来源：基本的MOS结构、沟道电荷以及漏和源反向偏置PN结的耗尽区。

3.设计技术（其他考点与这种知识点类似）P147怎样减小一个门的传播延时：减小CL：负载电容主要由以下三个主要部分组成：门本身的内部扩散电容、互连线电容和扇出电容。

增加晶体管的宽长比提高VDD4.有比逻辑和无比逻辑。

有比逻辑：有比逻辑试图减少实现有一个给定逻辑功能所需要的晶体管数目，但它经常以降低稳定性和付出额外功耗为代价。

这样的门不是采用有源的下拉和上拉网络的组合，而是由一个实现逻辑功能的NMOS 下拉网络和一个简单的负载器件组成。

无比逻辑：逻辑电平与器件的相对尺寸无关的门叫做无比逻辑。

有比逻辑：逻辑电平是由组成逻辑的晶体管的相对尺寸决定的。

5.时序电路的特点：记忆功能的原理：（a）基本反馈；（b）电容存储电荷。

6.信号完整性。

（电荷分享，泄露）信号完整性问题：电荷泄露电荷分享电容耦合时钟馈通7.存储器与存储的分类按存储方式分随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。

顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。

按存储器的读写功能分只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。

随机读写存储器(RAM)：既能读出又能写入的半导体存储器。

按信息的可保存性分非永久记忆的存储器：断电后信息即消失的存储器。

一、 CMOS器件基本概念问题

漏区、源区、沟道区的 材料有何区别？

nFET和pFET有何区别？
沟道为何有时导电、有
时不导电？
沟道
3
Copyright
一、 MOSFET的结构
Polysilicon
Aluminum
4
Copyright
一、 MOSFET的特点
优点（与双极型器件相比）
更接近于理想开关，寄生效应弱 集成密度高，单元器件占芯片面积小 制造工艺相对“简单”，因而制造大而复杂的电路时成
优点（与单nFET相比）

传输门与多路选择器
双向导通：数据可沿任一方向流动 传输全范围电压：[0，VDD] 0电平由nFET传输，1电平由pFET传输，无阈值电压损失
缺点

要求有两个FET 必须有一个反相器将s变为 S
传输门可以用来构造多种逻辑门
19
Copyright
六、关于开关与逻辑
有0→1翻转
抗噪声能力强：输出反相器可根据扇出来优化 开关速度非常快：只有输出上升沿的延时（tpHL=0），预充电、求
值时的负载电容均为内部电容
抵抗电荷泄漏能力强：反相器加1个pMOS管即可构成电平恢复器 缺点 非反相门，难以实现诸如XOR、XNOR这样需要NOT运算的逻辑 必须有时钟 输出有电荷泄漏及电荷分享等寄生效应 26
静态CMOS、准nMOS、C2MOS、动态CMOS、CVSL的性能特点，
如何用这些方式构造基本逻辑门？
32
Copyright
复习原则
扩大覆盖面，降低难度
重在理解，尽量避免死记硬背，无需记任何复杂公式 所有试题及答案出自讲义 参照《复习要点》 与“半导体器件原理”及“集成电路制造基础”课程重

集成电路设计⽅法--复习提纲1.什么叫IC 的集成度？⽬前先进的IC规模有多⼤？集成度就是⼀块集成电路芯⽚中包含晶体管的数⽬，或者等效逻辑门数2012年5⽉ 71亿晶体管的NVIDIA的GPU 28nm2.什么叫特征尺⼨？特征尺⼨通常是指是⼀条⼯艺线中能加⼯的最⼩尺⼨，反映了集成电路版图图形的精细程度，如MOS晶体管的沟道长度，DRAM结构⾥第⼀层⾦属的⾦属间距（pitch）的⼀半。

3.⽬前主流的硅圆⽚直径是多少？12英⼨4.什么叫NRE(non-recurring engineering)成本?⽀付给研究、开发、设计和测试某项新产品的单次成本。

在集成电路领域主要是指研发⼈⼒成本、硬件设施成本、CAD⼯具成本以及掩膜、封装⼯具、测试装置的成本，产量⼩，费⽤就⾼。

5.什么叫recurring costs？重复性成本，每⼀块芯⽚都要付出的成本，包括流⽚费、封装费、测试费。

也称可变成本，指直接⽤于制造产品的费⽤，因此与产品的产量成正⽐。

包括：产品所⽤部件的成本、组装费⽤以及测试费⽤。

6.什么叫有⽐电路？靠两个导通管的宽长⽐不同，从⽽呈现的电阻不同来决定输出电压，它是两个管⼦分压的结果，电压摆幅由管⼦的尺⼨决定。

7.IC制造⼯艺有哪⼏种？双极型模拟集成电路⼯艺、CMOS⼯艺、BiCMOS⼯艺8.什么叫摩尔定律？摩尔定律⾯临什么样的挑战？当价格不变时，积体电路上可容纳的电晶体数⽬，约每隔24个⽉（现在普遍流⾏的说法是“每18个⽉增加⼀倍”）便会增加⼀倍，性能也将提升⼀倍；或者说，每⼀美元所能买到的电脑性能，将每隔18个⽉翻两倍以上。

⾯临⾯积、速度和功耗的挑战。

9.什么叫后摩尔定律？后摩尔定律下IC设计⾯临哪些挑战？解决⽅案？多重技术创新应⽤向前发展，即在产品多功能化(功耗、带宽等)需求下，将硅基CMOS和⾮硅基等技术相结合，以提供完整的解决⽅案来应对和满⾜层出不穷的新市场发展。

挑战：a单芯⽚的处理速度越来越快，主频越来越⾼，热量越来越多b.互联线延迟增⼤解决⽅案：1.多核、低功耗设计2.3D互联、⽆线互联、光互连延续摩尔定律“尺⼨更⼩、速度更快、成本更低”，还会利⽤更多的技术创新：节能、环保、舒适以及安全性架构：多核散热：研发新型散热器更薄的材料：⽤碳纳⽶管组装⽽成的晶体管速度更快的晶体管：超薄⽯墨烯做的晶体管纳⽶交叉线电路元件：忆阻器光学互联器件分⼦电路、分⼦计算、光⼦计算、量⼦计算、⽣物计算10. IC按设计制造⽅法不同可以分为哪⼏类？全定制IC：硅⽚各掩膜层都要按特定电路的要求进⾏专门设计半定制IC：全部逻辑单元是预先设计好的，可以从单元苦衷调⽤所需单元来掩模图形，可使⽤相应的EDA软件，⾃动布局布线可编程IC ：全部逻辑单元都已预先制成，不需要任何掩膜，利⽤开发⼯具对器件进⾏编程，以实现特定的逻辑功能。

集成电路原理与设计重点内容总结第一章绪论摩尔定律：（P4）集成度大约是每18个月翻一番或者集成度每三年4倍的增长规律就是世界上公认的摩尔定律。

集成度提高原因：一是特征尺寸不断缩小，大约每三年缩小一2倍；二是芯片面积不断增大，大约每三年增大1.5倍；三是器件和电路结构的不断改进。

等比例缩小定律：（种类优缺点）（P7-8）1. 恒定电场等比例缩小规律（简称CE定律）a. 器件的所有尺寸都等比例缩小K倍，电源电压也要缩小K倍，衬底掺杂浓度增大K倍,保证器件内部的电场不变。

b. 集成度提高忆倍，速度提高K倍，功耗降低K2倍。

c. 改变电源电压标准，使用不方便。

阈值电压降低，增加了泄漏功耗。

2. 恒定电压等比例缩小规律（简称CV定律）a. 保持电源电压和阈值电压不变，器件的所有几何尺寸都缩小K倍，衬底掺杂浓度增加忆倍。

b. 集成度提高忆倍，速度提高K2倍。

c. 功耗增大K倍。

内部电场强度增大，载流子漂移速度饱和，限制器件驱动电流的增加。

3. 准恒定电场等比例缩小规则（QCE）器件尺寸将缩小K倍，衬底掺杂浓度增加K（1< <K）倍，而电源电压则只变为原来的/K倍。

是CV和CE的折中。

需要高性能取接近于K,需要低功耗取接近于1。

写出电路的网表：A BJT AMPVCC 1 0 6Q1 2 3 0 MQRC 1 2 680RB 2 3 20KRL 5 0 1KC1 4 3 10UC2 2 5 10UVI 4 0 AC 1.MODEL MQ NPN IS=1E-14+BF=80 RB=50 VAF=100.OP.END其中.MODEL为模型语句，用来定义BJT晶体管Q1的类型和参数。

常用器件的端口电极符号器件名称端口付号缩与Q （双极型晶体管） C （集电极），B （基极），E （发射极），S （衬底）M （MO场效应管） D （漏极），G （栅极），S （源极），B （衬底）J （结型场效应管） D （漏极），G （栅极），S （源极）B （砷化镓场效应管） D （漏极），G （栅极），S （源极）电路分析类型.OP直流工作点分析.TRAN瞬态分析• DC直流扫描分析• FOUR傅里叶分析•TF传输函数计算.MC豕特卡罗分析•SENS灵敏度分析•STEP参数扫描分析.AC交流小信号分析•WCASE最坏情况分析• NOISE噪声分析•TEMP温度设置第二章集成电路制作工艺集成电路加工过程中的薄膜：（P15）热氧化膜、电介质层、外延层、多晶硅、金属薄膜。

集成电路设计基础第一章复习要点1、哪一年在哪儿发明了晶体管？发明人哪一年获得了诺贝尔奖？答：1947年美国贝尔实验室的（肖克莱）、（波拉坦）、和（巴丁）发明了晶体管，并且于1956年获得诺贝尔物理学奖。

2、世界上第一片集成电路是哪一年在哪儿制造出来的？发明人哪一年为此获得诺贝尔奖？答：1958年12月12日，在从事研究工作的发明了世界上第一块集成电路（）,为此他获得了42后即2000年的诺贝尔物理学奖。

3、什么是晶圆？晶圆的材料是什么？答：晶圆是指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆，晶圆的原始材料是硅。

4、目前主流集成电路设计特征尺寸已经达到多少？预计2016年能实现量产的特征尺寸是多少？答:主流集成电路设计特征尺寸已经达到0.18~0.13,高端设计已进入90，2016年22量产。

5、晶圆的度量单位是什么？当前主流晶圆的尺寸是多少？答：英寸，当前的主流为12英寸。

6、摩尔是哪个公司的创始人？什么是摩尔定律？答：公司；摩尔定律：集成电路的集成度，即芯片上晶体管的数目，每隔18个月增加一倍或每三年翻两番。

7、什么是？英文全拼是什么？答：的缩写，称为系统芯片，也称为芯片系统。

8、说出、和的中文含义。

答：代工厂，无生产线，无芯片。

9、一套掩模一般只能生产多少个晶圆？答：1000个。

10、什么是有生产线集成电路设计？答：电路设计在工艺制造单位内部的设计部门中进行。

11、什么是集成电路的一体化()实现模式？答：集成电路发展的前三十中，设计、制造和封装都是集中在半导体生产厂家内进行的。

，称之为集成电路的一体化()实现模式。

12、什么是集成电路的无生产线()设计模式？答：拥有设计人才和技术，但不拥有生产线的设计模式称之为集成电路的无生产线()设计模式。

13、一个工艺设计文件()包含哪些内容？答：文件包括工艺电路模拟用的器件的参数，版图设计用的层次定义，设计规则，晶体管、电阻、电容等原件和通孔（）、焊盘等基本结构的版图，与设计工具关联的设计规则检查（）、参数提取（）和版图电路图对照（）用的文件。

1. 在P 衬底硅片上设计的PMOS 管可以分为n+层、SiO 2层、多晶硅层、金属层和N 井层。

2. 在集成电路设计中，制造厂商所给的工艺中有R □为它成为（方块电阻）。

3. MOS 管元件参数中的C ox 是栅极单位面积所具有的（电容值）。

4. 对于NMOS 而言，工作在饱和区中，其漏电流I D 等于（21()2D P ox GS TH WI C V V Lμ=-），不能使用β或K 来表示。

5. 对于PMOS 而言，工作在饱和区中，其漏电流I D 等于（21(||)2D P ox SG TH WI C V V Lμ=--），不能使用β或K 来表示。

6. 对于工作在饱和区的NMOS 而言，其g m 等于（2Dm GS THI g V V =-），只能有I D 和过驱动电压表示。

7. 对于工作在饱和区的NMOS 而言，其g m等于（m g =），只能有I D 、W 、L 以及工艺参数表示。

8. 根据MOS 管特征曲线划分的四个工作区域，可以作为MOS 电阻的区域为（深度三极管区）。

9. 根据MOS 管特征曲线划分的四个工作区域中，可以作为电流源的区域为（饱和区）。

10. 对于NMOS 而言，导电沟道形成，但没有产生夹断的外部条件为（V DS 小于V GS -V TH ）。

11. 差动信号的优点，能（有效抑制共模噪声），增大输出电压摆幅，偏置电路更简单和输出线性度更高。

12. 分析MOS 共栅放大电路，其电流增益约等于（1）。

13. 差动信号的优点，能有效抑制共模噪声，增大输出电压摆幅，偏置电路更简单和（输出线性度更高）。

14. 共源共栅电流镜如下图所示，当V X 电压源由大变小的过程中，M2和M3管，（M3）先退出饱和区。

1. 根据MOS管特征曲线划分的四个工作区域中，可以作为电流源的区域为（ B ）。

A 线性区B 饱和区C 截止区D 三极管区2. 根据MOS管特征曲线划分的四个工作区域中，可以作为MOS电阻的区域为（ A ）。

1.集成电路重点知识复习点1.芯片制作过程中主要的工艺有哪些？主要的三项工艺：薄膜制备工艺、光刻/图形转移工艺、掺杂工艺薄膜制备工艺：在晶圆表面生长或淀积数层材质不同，厚度不同的膜层，如器件工作区的外延层，绝缘介质层，金属层等。

该工艺通过常用方法有：外延生长，氧化，淀积。

图形转移工艺：包括掩膜版的制作，涂光刻胶，曝光（光刻），显影，烘干，刻蚀。

电路结构以图形的形式制作在光刻掩膜版上。

然后通过图形转换工艺转移精确转移到硅晶片上。

掺杂工艺：包括扩散工艺和离子注入工艺。

各种杂质按照设计要求掺杂到晶圆上，形成晶体管的源漏端以及欧姆接触等。

2.PN结形成的过程是什么？在纯净的本增半导体中少量掺杂施主杂质，如磷，取代硅原子，就形成了N型半导体。

参与导电的主要是带负电的电子，电子为多数载流子，又称多子。

空穴为少数载流子，又称少子。

在纯净的本增半导体中少量掺杂受主杂质，如硼，取代硅原子，就形成了P型半导体。

因为参与导电的主要是带正电的空穴，空穴为多子。

当P型半导体和N型半导体放在一起之后，多子和少子从浓度高的区域向浓度低的区域扩散，P区留下的不能移动的负离子和N区留下的不能移动的正离子在半导体交界面形成了一个很薄的空间电荷区，又称耗尽层。

这就是PN结。

ＰＮ结有内电场，由N区指向P区，内电场阻止多子的扩散运动，促使少子的漂移运动。

最终PN结达到动态平衡。

ＰＮ结具有单向导电性，当外加正向电压（Ｐ区接正电压）时，ＰＮ结处于导通状态，结电阻很小。

当外加负向电压（Ｎ区接正电压）时，ＰＮ结处于截止状态，结电阻很大。

当反向电压加到一定程度，PN结会击穿二损坏。

3.典型的N阱CMOS的剖面图是什么？4.MOS器件的工作区域有哪些？每个区域中的载流子是如何运作的？以NMOS为例：截止区：Vgate加较小的正电压，外加电场使得正电荷积聚在栅极，同时，空穴被排斥到更为底层的主体的衬底区；当空穴被排斥，在栅极下端的主体的P区表面，只留下带负电的不可移动的离子,耗尽区在栅极下方形成；Vgate进一步加大，更多衬底的少子被吸引到表面，当Vgs=VT时，表面将产生足够的电子，使得主体表面形成一层很薄的N型区，此N型区域中，电子的浓度大于空穴的浓度。

填空题：1.集成电路的加工过程主要是三个基本操作，分别是：2.MOS极与衬底之间形成的电场，在半导体表面形成3. 用CMOS电路设计静态数字逻辑电路，如果4. MOS5. CMOS集成电路是利用CMOS集成电路。

在P型衬底上6.7. 1947并因此获得了1956年的诺贝尔物理学奖，1958年并获得2000年诺贝尔物理学奖。

8.静态CMOS逻辑电路中，一般PMOS NOMS电压；NMOS下拉网络的构成规律是：NMOS NMOS操作；PMOS上拉网络则是按对偶原则构成，即PMOS联实现与操作。

9.集成电路中非易失存储器包括三种，10. CMOSPd耗Ps。

13.判断题：1．N阱CMOS工艺是指在N阱中加工NMOS的工艺。

（ ）2. 非易失存储器就是只能写入，不能擦除的存储器。

（ ）3. 用二极管在电路中防止静电损伤就是利用二极管的正向导电性能。

（√）4. DRAM在存储的过程中需要刷新以保持所存储的值。

（√）5. MOS晶体管与BJT晶体管一样，有三个电极。

（ ）6.为保证沟道长度相同的PMOS管和NMOS 等效导电因子相同，PMOS管的沟道宽度一般比NMOS管的大。

（ ）7. 集成电路是以平面工艺为基础，经过多层加工形成的。

（√）8. 非易失存储器就是只能写入，不能擦除的存储器。

（ ）9. DRAM在存储的过程中需要刷新以保持所存储的值。

（√）10.用于模拟集成电路设计的SPICE模型中的“SPICE”是Simulation Program with Integrated Circuit Emphasis的缩写。

（√）11. N阱CMOS工艺是指在N阱中加工NMOS的工艺。

（ ）12.ESD保护的定义为：为防止静电释放导致CMOS集成电路失效所采取的保护措施。

（√）13.用二极管在电路中防止静电损伤就是利用二极管的正向导电性能（√）简答题:1. 请画图并解释N 阱CMOS 结构中的闩锁效应。

2. 假设有两个逻辑信号A 、B ，在某状态下A 的上升沿先于B 的上升沿到达图1所示电路，为了使电路得到最好的瞬态特性，请在图1中标注出A 、B 接入方法，并解释其原因。

集成电路设计方法--复习提纲2、实际约束：设计最优化约束：建立时钟，输入延时，输出延时，最大面积设计规则约束：最大扇出，最大电容39.静态时序分析路径的定义静态时序分析通过检查所有可能路径上的时序冲突来验证芯片设计的时序正确性。

时序路径的起点是一个时序逻辑单元的时钟端，或者是整个电路的输入端口，时序路径的终点是下一个时序逻辑单元的数据输入端，或者是整个电路的输出端口。

40.什么叫原码、反码、补码？原码：X为正数时，原码和X一样；X为负数时，原码是在X的符号位上写“1”反码：X为正数是，反码和原码一样；X为负数时，反码为原码各位取反补码：X为正数时，补码和原码一样；X为负数时，补码在反码的末位加“1” 41.为什么说扩展补码的符号位不影响其值？ SSSS SXXX = 1111 S XXX + 1 ——2n2n12n1例如1XXX=11XXX,即为XXX-23=XXX+23-24.乘法器主要解决什么问题？ 1.提高运算速度2.符号位的处理43.时钟网络有哪几类？各自优缺点？ 1. H树型的时钟网络：优点：如果时钟负载在整个芯片内部都很均衡，那么H 树型时钟网络就没有系统时钟偏斜。

缺点：不同分支上的叶节点之间可能会出现较大的随机偏差、漂移和抖动。

2. 网格型的时钟网络优点：网格中任意两个相近节点之间的电阻很小，所以时钟偏差也很小。

缺点：消耗大量的金属资源，产生很大的状态转换电容，所以功耗较大。

3.混合型时钟分布网络优点：可以提供更小的时钟偏斜，同时，受负载的影响比较小。

缺点：网格的规模较大，对它的建模、自动生成可能会存在一些困难。

总线的传输机制？1. 早期：脉冲式机制和握手式机制。

脉冲式机制：master发起一个请求之后，slave在规定的t时间内返回数据。

握手式机制：master发出一个请求之后，slave在返回数据的时候伴随着一个确认信号。

这样子不管外设能不能在规定的t时间内返回数据，master都能得到想要的数据。

《集成电路原理与设计》重点内容总结引言集成电路（Integrated Circuit, IC）作为现代电子工程的核心，其设计和制造技术的发展极大地推动了信息技术的进步。

《集成电路原理与设计》课程涵盖了IC设计的基础理论、工艺技术、设计流程和应用实例，对于电子工程领域的学生和专业人士具有重要意义。

第一部分：集成电路基础1.1 集成电路概述集成电路是将大量电子元件（如晶体管、电阻、电容等）集成在一块半导体材料（通常是硅）上的微型电子器件。

IC的出现极大地减小了电子设备的体积，提高了性能，降低了成本。

1.2 半导体物理基础半导体物理是IC设计的基础。

重点内容包括：半导体材料的特性，如硅和锗的电子结构。

PN结的形成和特性。

载流子（电子和空穴）的行为。

半导体中的扩散和漂移现象。

1.3 晶体管原理晶体管是IC中最基本的放大和开关元件。

重点内容包括：双极型晶体管（BJT）和金属氧化物半导体场效应晶体管（MOSFET）的工作原理。

晶体管的电流-电压特性。

晶体管的开关时间和速度。

第二部分：集成电路设计2.1 设计流程IC设计包括前端设计和后端设计两个主要阶段。

重点内容包括：系统规格定义和功能模块划分。

逻辑设计和电路设计。

物理设计，包括布局、布线和验证。

2.2 设计工具和方法IC设计涉及多种计算机辅助设计（CAD）工具和方法。

重点内容包括：硬件描述语言（如VHDL和Verilog）的使用。

逻辑综合和优化技术。

时序分析和仿真。

2.3 工艺技术IC的制造工艺对设计有重要影响。

重点内容包括：CMOS工艺流程。

工艺参数对IC性能的影响。

新型工艺技术，如FinFET和SOI。

第三部分：集成电路应用3.1 数字集成电路数字IC是实现数字逻辑功能的核心。

重点内容包括：门电路和触发器的设计。

算术逻辑单元（ALU）和微处理器的设计。

存储器的设计，如SRAM、DRAM和Flash。

3.2 模拟集成电路模拟IC用于处理模拟信号。

重点内容包括：放大器、滤波器和振荡器的设计。

集成电路设计基础复习要点第一章集成电路设计概述1、哪一年在哪儿发明了晶体管？发明人哪一年获得了诺贝尔奖？2、世界上第一片集成电路是哪一年在哪儿制造出来的？发明人哪一年为此获得诺贝尔奖？3、什么是晶圆？晶圆的材料是什么？4、晶圆的度量单位是什么？当前主流晶圆尺寸是多少？目前最大晶圆尺寸是多少？5、摩尔是哪个公司的创始人？什么是摩尔定律？6、什么是SoC？英文全拼是什么？7、说出Foundry、Fabless和Chipless的中文含义。

8、什么是集成电路的一体化(IDM)实现模式？9、什么是集成电路的无生产线(Fabless)设计模式？10、目前集成电路技术发展的一个重要特征是什么？11、一个工艺设计文件(PDK)包含哪些内容？12、什么叫“流片”？13、什么叫多项目晶圆(MPW) ？MPW英文全拼是什么？14、集成电路设计需要哪些知识范围？15、著名的集成电路分析程序是什么？有哪些著名公司开发了集成电路设计工具？16、SSI、MSI、LSI、VLSI、ULDI的中文含义是什么？英文全拼是什么？每个对应产品芯片上大约有多少晶体管数目？17、国内近几年成立的集成电路代工厂家或转向为代工的厂家主要有哪些？18、境外主要代工厂家和主导工艺有哪些？第二章集成电路材料、结构与理论1、电子系统特别是微电子系统应用的材料有哪些？2、常用的半导体材料有哪些？3、半导体材料得到广泛应用的原因是什么？4、为什么市场上90%的IC产品都是基于Si工艺的？5、砷化镓(GaAs) 和其它III/V族化合物器件的主要特点是什么？6、GaAs晶体管最高工作频率f T可达多少？最快的Si晶体管能达到多少？7、GaAs集成电路主要有几种有源器件？8、为什么说InP适合做发光器件和OEIC？9、IC系统中常用的几种绝缘材料是什么？10、什么是欧姆接触和肖特基接触？11、多晶硅有什么特点？12、什么是材料系统？13、什么是半导体材料系统？14、异质半导体材料的主要应用有哪些？15、晶体和非晶体的区别是什么？16、本征半导体有何特点？17、什么是扩散运动？什么是漂移运动？18、PN结的主要特点是什么？19、双极型三极管三个区有什么不同？20、简述双极型三极管发射结，集电结在不同偏置时的工作状态。

ic设计知识清单集成电路必备的基础知识1.半导体物理与器件知识了解半导体材料属性，主要包括固体晶格结构、量子力学、固体量子理论、平衡半导体、输运现象、半导体中的非平衡过剩载流子；熟悉半导体器件基础，主要包括pn结、pn结二极管、金属半导体和半导体异质结、金属氧化物半导体场效应晶体管、双极晶体管、结型场效应晶体管等。

2.信号与系统知识熟悉线性系统的基本理论、信号与系统的基本概念、线性时不变系统、连续与离散信号的傅里叶标识、傅里叶变换以及时域和频域系统的分析方法等，能够理解各种信号系统的分析方法并比较其异同。

3.模拟电路知识熟悉基本放大电路、多级放大电路、集成运算放大电路、放大电路的频率相应、放大电路中的反馈、信号的运算和处理、波形的发生和信号的转换、功率放大电路、直流电源和模拟电子电路读图等。

4.数字电路知识熟悉数制和码制、逻辑代数基础、门电路、组合逻辑电路、半导体存储电路、时序逻辑电路、脉冲波形的产生和整形电路、数-模和模-数转换等。

5.微机原理知识了解数据在计算机中的运算与表示形式，计算机的基本组成。

微处理器结构，寻址方式与指令系统，汇编语言程序设计基础，存储器及其接口，输入/输出及DMA技术，中断系统，可编程接口电路，总线技术，高性能微处理器的先进技术与典型结构，嵌入式系统与嵌入式处理器入门等。

6.集成电路工艺流程知识了解半导体技术导论，集成电路工艺导论，半导体基础知识，晶圆制造，外延和衬底加工技术，半导体工艺中的加热工艺，光刻工艺等离子体工艺技术，离子注入工艺，刻蚀工艺，化学气相沉积与电介质薄膜沉积，金属化工艺，化学机械工艺，半导体工艺整合，CMOS工艺演化。

7.集成电路计算机辅助设计知识了解CMOS集成电路设计所需的EDA工具，主要分为EDA设计工具概念、模拟集成电路EDA技术、数字集成电路EDA技术与集成电路反向分析技术等。

集成电路复习重点摩尔定律：集成度大约是每18个月翻一番的增长规律。

CE定律要求所有几何尺寸，包括横向和纵向尺寸，都缩小K倍；衬底掺杂浓度增大K倍；电源电压下降K倍。

CV定律要求所有几何尺寸都缩小K倍，衬底浓度增大K2倍；电源电压保持不变；以便使内部的耗尽层宽度和外部尺寸一起缩小。

QCE定律要求器件尺寸K倍缩小，衬底浓度增大αK倍，电源电压α/K倍（1﹤α﹤K）减小，使耗尽层宽度和器件尺寸一样缩小，同时维持器件内部电场分布不变，但是电场强度增大倍。

集成电路加工的三种操作：1、形成薄膜2、形成图形3、掺杂光刻步骤：1、气相成底膜2、旋转涂胶3、软烘4、对准和曝光5、曝光后烘焙6、显影7、坚膜烘焙8、显影检查N阱：在P型衬底上扩散N型区P阱：在N型衬底上扩散P型区闩锁效应：由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的N-P-N-P结构，当其中一个三极管正偏时，就会构成正反馈形成闩锁。

防止闩锁效应的措施：1、减小阱区与衬底的寄生电阻2、降低寄生双极晶体管的增益3、使衬底反向偏压4、加保护环5、用外延衬底6、采用SOI工艺版图设计规则：1、微米规则：直接以微米为单位给出各种图形尺寸的要求优点：灵活性大，更能针对实际工艺水平缺点：通用性差2、λ规则：以λ为单位给出各种图形尺寸的相对值，λ是工艺中能实现的最小尺寸，一般用套刻间距作为λ值，可取栅长的一半优点：通用性强，适合CMOS按比例缩小的发展规律缺点：对深亚微米CMOS工艺不能简单套用λ规则SOI材料的三种技术：1、注氧隔离技术2、键合减薄技术3、智能剥离技术SOICMOS的优越性：1、每个器件都被氧化层包围，完全与周围的器件隔离，从根本上消除了闩锁效应2、减小了pn结电容和互连线的寄生电容3、不用做阱，简化工艺，极小面积4、极大的减小了源、漏区pn结面积，从而减小了pn结泄漏电流5、有很好的抗辐照功能6、实现三维立体集成阈值电压：沟道区源端半导体表面达到强反型所需的栅压，它是MOS 晶体管导通和截止的分界点。

1、解释基本概念：集成电路，集成度，特征尺寸参考答案：A、集成电路（IC：integrated circuit）是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的集成块。

B、集成度是指在每个芯片中包含的元器件的数目。

C、特征尺寸是代表工艺光刻条件所能达到的最小栅长（L）尺寸。

2、写出下列英文缩写的全称：IC，MOS，VLSI，SOC，DRC，ERC，LVS，LPE参考答案：IC：integrated circuit；MOS：metal oxide semiconductor；VLSI：very large scale integration；SOC：system on chip；DRC：design rule check；ERC：electrical rule check；LVS：layout versus schematic；LPE：layout parameter extraction3、试述集成电路的几种主要分类方法参考答案：集成电路的分类方法大致有五种：器件结构类型、集成规模、使用的基片材料、电路功能以及应用领域。

根据器件的结构类型，通常将其分为双极集成电路、MOS集成电路和Bi-MOS 集成电路。

按集成规模可分为：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、特大规模集成电路和巨大规模集成电路。

按基片结构形式，可分为单片集成电路和混合集成电路两大类。

按电路的功能将其分为数字集成电路、模拟集成电路和数模混合集成电路。

按应用领域划分，集成电路又可分为标准通用集成电路和专用集成电路。

4、试述“自顶向下”集成电路设计步骤。

参考答案：“自顶向下”的设计步骤中，设计者首先需要进行行为设计以确定芯片的功能；其次进行结构设计；接着是把各子单元转换成逻辑图或电路图；最后将电路图转换成版图，并经各种验证后以标准版图数据格式输出。

集成电路复习总结第一篇：集成电路复习总结1、中英名词解释（1）IC（Integrated Circuit）：集成电路，是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互联，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。

（2）摩尔定律（Moore's Law）：芯片上晶体管数目每隔18个月翻一番或每三年翻两番，性能也会增加一倍。

（3）SOC（system on chip）：在一个微电子芯片上将信息的采集、传输、存储、处理等功能集成在一起而构成系统芯片。

（4）EDA（Electronic-System Design Automation）：电子设计自动化（5）能带：能量越高的能级，分裂的能级越多，分裂的能级也就相邻越近，这些邻近的能级看起来就像连续分布，这样的多条相邻近的能级被称为能带（6）本征半导体：是一种完全纯净的、结构完整的半导体晶体。

（经过一定的工艺过程将纯净的半导体制成的单晶体称为本征半导体。

导带中的自由电子与价带中的空穴都能参与导电。

）（7）肖特基接触：金属与半导体接触并且金属的费米能级低于N 型半导体或高于P型半导体的费米能级，这种接触为肖特基接触。

（8）MESFET：（Metal-Semiconductor Filed Effect Transistor），即金属-半导体场效应晶体管（9）Spice（Simulation Program with Integrated Circuit Emphasis）：集成电路仿真程序，主要用来在电路硬件实现之前读电路进行仿真分析。

（10）FPGA(Filed Programmable Gate Array)：现场可编程门阵列。

（又称逻辑单元阵列，Logic Cell A）（11）IP（Intellectual Property）：知识产权。

《集成电路设计基础》复习大纲
重点是CMOS电路结构和设计分析。

具体范围如下：
1．模拟集成电路设计、制造过程的基本概念（包括掩膜的技术功能、掩膜在制造过程中的应用、简单版图识别）。

（参考书第1、2章）。

2．基本MOS器件的模型及其分析方法（包括MOS管基本模型、直流特性、频率特性）。

（参考书第3章）。

3．CMOS基本模拟单元电路分析（参考书第4章）
4．CMOS放大器基本结构和特性参数分析（参考书第5章）。

5. 二级运算放大器分析与设计基础（参考书第6章）
本次考试的基本形式为选择题、简答题、计算题和设计题。

本次考试不要求死记公式。

参考书：Phillip E. Allen, Douglas R. Holberg, CMOS Analog Circuit Design, Second Edition, 电子工业出版社，2007年8月。

2012.09.10。