基于Multisim的数字钟实验电路的设计与仿真

MULTISIM数字电子技术电子时钟设计实验报告数字时钟一、实验目的学习综合数字电子电路的设计、实现和调试方法。

二、实验内容(1)设计一个24小时制的数字时钟。

(2)要求:计时、显示精度到秒;有校时功能。

采用中小规模集成电路设计。

(3)发挥:增加闹钟功能。

三、设计方案首先构成一个555定时器和分频器产生震荡周期唯一秒的标准“秒”脉冲信号，由74LS160D采用清零法分别组成六十进制的秒计数器、六十进制得分计数器、二十四进制的是计数器。

使用555定时器的输出作为秒计数器的CP脉冲，把秒计数器的进位输出作为分计数器的CP脉冲，分计数器的进位输出作为是计数器的CP脉冲。

使用SEVEN_SEG_COM_K_GREEN数码管作为显示器，74LS48为驱动器。

校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。

四、性能指标精度稳定性五、电路框图整时计数器秒计数器分计数器点(24进制) (60进制) (60进制) 报时校时电路秒信号发生器六、电路原理图6.1 六十进制分秒电路 VCC12VVCCU1CLK2U12~CLR1~LOAD9GND8ENT106ENPRCO7155404DQD611CQC512GNDBQB413AQA3 14DCD_HEXVCC74LS160D12VU2CLK2VCC~CLR1~LOAD9U1328ENT10ENPRCO71512GND11DQD61110 CQC5129BQB413AQA314GNDDCD_HEX74LS160DU8AU7A297400N 32317400N60进制分秒电路该图使用的是整体置数，可靠性高。

首先将两片74LS160D接成百进制的计数器。

然后将电路的59状态译码产生LD=1信号，同时接到两片74LS160D上，在下一个计数脉冲到达时，将0000同时置入两片74LS160D中，从而得到60进制的计数器。

进位信号可以直接由门U9A引出。

6.2 二十四进制时电路35U5VCCCLK2~CLR1VCC12VU16~LOAD9ENT10ENPRCO23715GND22DQD21611CQC20512BQB4133AQA314GNDDCD_HEXVCC74LS160D12VU6CLK2~CLRVCC1~LOAD9U172ENT10ENPRCO71527DQDGND26611CQC25512BQB24413AQA314 GNDDCD_HEX74LS160DU11A7400N24进制时电路24进制计数器使用整体置零法接成的。

大学大数据与信息工程学院基于Multisim的数字电子时钟设计报告学院：大数据与信息工程学院专业：电子科学与技术班级：151学号：1500890151学生：宋磊指导教师：郭祥2017年7月20日目录一、设计目的与要求 (1)1.1设计目的 (1)1.2设计要求 (1)二、基本元器件的选择与原理 (1)2.1 555定时器 (1)2.2 74LS390D计数器 (2)2.2.1 分、秒位实现六十进制 (3)2.2.2 小时位实现二十四进制 (3)2.2.3 星期位实现七进制 (4)2.3 显示器 (5)2.4 其他元器件 (6)三、虚拟实验平台与仿真 (6)3.1 手动校准功能的实现 (6)3.2 整点报时功能的实现 (6)3.3 设计从设计从220V交流～6V直流 (7)3.4 数字电子时钟功能的实现 (7)附录设计总结与心得体会 (9)一、设计目的与要求1.1设计目的用中、小规模集成电路设计日、时、分、秒的电子钟。

1.2设计要求1）用555定时器产生1Hz秒信号；2）秒、分为00～59六十进制；3）时为00～23二十四进制；4）星期为1～7七进制；5）日、时、分可手动校准；6）具有整点报时功能；7）设计从220V交流～6V直流。

二、基本元器件的选择与原理2.1 555定时器单稳态触发器和施密特触发器主要用于脉冲的整形，多谐振荡器则用于产生脉冲信号。

而利用555集成定时器，可以方便地构成施密特触发器、单稳态触发器和多谐振荡器，并且带负载能力较强。

此次数字电子钟的计数脉冲则由多谐振荡器提供。

脉冲频率取决于555定时器电路。

在Multisim13下构建多谐振荡器，如图2.1：图2.1振荡频率：f=1.43/[(R9+2R10)C1]振荡周期：T=1/f2.2 74LS390D计数器计数器——用于统计输入脉冲CP个数的电路。

本次设计统一采用74LS390D计数芯片，74LS390D是一种双四位十进制计数器。

基于multisim 10.0的数字时钟仿真设计一、设计目的1、综合运用数字电路的知识，掌握数字时钟的设计方法。

2、掌握计数器、译码器、分频器的设计原理和设计方法。

3、掌握运用仿真软件multisim 10.0设计综合数字电路的方法。

二、设计意义数字时钟是用数字集成电路构成的、用数码显示的一种现代计时器，与传统机械表相比，它具有走时准确、校时方便、显示直观、无机械传动装置等特点，因而广泛应用于车站、码头、机场、商店等公共场所。

在控制系统中，数字时钟也常用来做定时控制的时钟源。

三、设计要求1、设计一个具有时、分、秒的十进制数字显示的计时器。

2、具有手动校时、校分的功能。

3、通过开关能实现小时的十二进制和二十四进制转换。

4、具有整点报时的功能。

5、用74系列集成电路设计实现6、电路实现的各功能部分用子电路表示。

四、数字时钟的工作原理数字时钟由振荡器、分频器、计数器、译码显示、报时等电路组成。

其中，振荡器和分频器组成标准秒信号发生器，直接决定计时系统的精度。

系统具有时、分、秒的十进制数字显示，因此，应有计数电路分别对“秒脉冲”、“分脉冲”和“时脉冲”计数；由不同进制的计数器、译码器和显示器组成计时系统。

将标准秒信号送入采用六十进制的“秒计数器”，每累计60s就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用六十进制计数器，每累计60min，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用二十四进制或十二进制计数器，可实现对一天24h或10h的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态通过六位七段译码显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。

数字时钟的原理框图如图1所示。

图1 数字时钟的原理框图五、单元电路设计单元电路分为小时计时模块、分钟和秒计时模块、整点译码电路、时钟产生电路、校时电路等。

待单元电路设计完成后，将各单元电路进行封装连接得到总体电路，进行总体电路的仿真、调试，最终完成数字时钟的设计。

电子技术综合设计报告设计课题：电子数字钟的设计与仿真专业班级：电子信息工程学生姓名：指导教师：设计时间：电子数字钟的设计与仿真设计者指导教师摘要数字钟能经振荡器、计数器、译码和显示电路准确地将时间“时”“分”“秒”用数字的方式显示出来，并且需要校正电路使其准确工作，还可以有定时和报时功能。

研究数字钟及扩大其应用，有着非常现实的意义。

本文在Multisim基础上设计的数字钟，是由数字集成电路构成、用数码管显示。

关键词数字钟振荡器计数器译码显示仿真引言数字钟是一种用数字电路技术实现时、分、秒计时的装置，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。

诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播。

而且与传统的机械钟相比，它具有走时准确、显示直观、无机械传动、无需人的经常调整等优点。

数字钟的设计涉及到模拟电子与数字电子技术，其中绝大部分是数字部分、逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编码器、译码器显示等基本原理。

现在主要用各种芯片实现其功能，更加方便和准确。

Multisim 8作为一种高效的设计与仿真平台。

其强大的虚拟仪器库和软件仿真功能，为电路设计提供了先进的设计理念和方法。

1 设计任务与要求1.1设计+5V稳压电源；1.2用LED管显示时、分、秒；1.3具有校时功能；1.4具有整点报时功能；1.5具有闹钟功能；1.6应用Multisim仿真软件对电路进行关键元器件参数的选择、主要功能特性的仿真与电路特性分析。

2 方案设计与论证该设计主要由以下几部分组成:震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管、时间校准电路[3]。

数字钟数字显示部分，采用译码与二极管串联电路，将译码器、七段数码管连接起来，组成十进制数码显示电路，即时钟显示。

要完成显示需要6个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要60进制计数器和24进制计数器，在在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。