-数电实验报告

数电实验报告范文【实验名称】：基于数电门电路的逻辑门实验【实验目的】：1.熟悉逻辑门的基本原理和功能；2.掌握逻辑门的真值表与布尔代数的运算关系；3.学会使用数电门电路搭建各种逻辑电路。

【实验器材】：1.数字电路实验箱；2.集成电路芯片：74HC00（四与非门）、74HC02（四离散门）、74HC04（六非门）、74HC08（四与门）、74HC32（四或门）；3.其他必要的连接线和电阻。

【实验原理】：1.逻辑门简介：逻辑门是数字电路中的基本元件，广泛应用于计算机和电子设备中。

逻辑门可以执行与、或、非、异或、与非等逻辑运算，根据输入和输出的不同组合，实现各种不同的逻辑功能。

2.逻辑门的真值表：逻辑门根据输入与输出的关系可以用真值表表示，真值表描述了逻辑门输入和输出的所有可能的组合情况。

例如，四与非门（74HC00）的真值表如下：A，B，F---，---，---0，0，10，1，11，0，11，1，0由真值表可知，四与非门的输入A和B都为1时，输出F为0，其他情况下输出F均为13.逻辑门的布尔代数运算：逻辑门可以用布尔代数的运算关系表达。

例如，四与非门可以表示为F=A·B，其中，·表示逻辑与运算，即当A和B都为1时，F为1，其他情况下F为0。

【实验步骤】：1.准备工作：将实验箱接通电源，并接好地线。

2.实验一：搭建四与非门电路：（1）取出74HC00芯片，并清理芯片上的杂质。

（2）将芯片插入实验箱的插槽中，注意芯片的方向正确。

（3）连接电源和地线，在芯片的输入引脚A、B和输出引脚F之间分别连接开关和LED灯。

（4）分别打开两个开关，观察LED灯的亮灭情况。

3.实验二：搭建四离散门电路：（1）取出74HC02芯片，并清理芯片上的杂质。

（2）将芯片插入实验箱的插槽中，注意芯片的方向正确。

（3）连接电源和地线，在芯片的输入引脚A、B和输出引脚F之间分别连接开关和LED灯。

（4）分别打开两个开关，观察LED灯的亮灭情况。

实验一门电路逻辑功能及测试一、实验目的1、熟悉门电路逻辑功能。

2、熟悉数字电路学习机及示波器使用方法。

二、实验仪器及材料1、双踪示波器2、器件74LS00 二输入端四与非门2片74LS20 四输入端双与非门1片74LS86 二输入端四异或门1片74LS04 六反相器1片三、预习要求1、复习门电路工作原理相应逻辑表达示。

2、熟悉所有集成电路的引线位置及各引线用途。

3、了解双踪示波器使用方法。

四、实验内容实验前按学习机使用说明先检查学习机是否正常，然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。

线接好后经实验指导教师检查无误方可通电。

试验中改动接线须先断开电源，接好线后在通电实验。

1、测试门电路逻辑功能。

（1）选用双输入与非门74LS20一只，插入面包板，按图连接电路，输入端接S1~S4(电平开关输入插口)，输出端接电平显示发光二极管（D1~D8任意一个）。

（2）将电平开关按表1.1置位，分别测出电压及逻辑状态。

（表1.1）2、异或门逻辑功能测试（1）选二输入四异或门电路74LS86，按图接线，输入端1﹑2﹑4﹑5接电平开关，输出端A﹑B﹑Y接电平显示发光二极管。

（2）将电平开关按表1.2置位，将结果填入表中。

表 1.23、逻辑电路的逻辑关系（1）选用四二输入与非门74LS00一只，插入面包板，实验电路自拟。

将输入输出逻辑关系分别填入表1.3﹑表1.4。

（2）写出上面两个电路的逻辑表达式。

表1.3 Y=A ⊕B表1.4 Y=A ⊕B Z=AB 4、逻辑门传输延迟时间的测量用六反相器（非门）按图1.5接线，输80KHz 连续脉冲，用双踪示波器测输入，输出相位差，计算每个门的平均传输延迟时间的tpd 值 ： tpd=0.2μs/6=1/30μs 5、利用与非门控制输出。

选用四二输入与非门74LS00一只，插入面包板，输入接任一电平开关，用示波器观察S 对输出脉冲的控制作用:一端接高有效的脉冲信号，另一端接控制信号。

一，实验结果分析实验一：Quartus II 原理图输入法设计（2）实验名称：设计实现全加器实验任务要求：用实验内容（1）中生成的半加器模块和逻辑门设计实现一个全加器，仿真并验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。

原理图：仿真波形图：仿真波形图分析：输入a,b代表加数与被加数，输入c代表低位向本位的进位。

输出s代表本位和，输出co代表向高位的进位。

可得真值表为：实验三：用VHDL设计与实现时序逻辑电路（3）实验名称：连接8421计数器，分频器和数码管译码器实验任务要求：用VHDL语言设计实现一个带异步复位的8421码十进制计数器，分频器的分频系数为25k，并用数码管显示数字。

VHDL代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;entity div isport(clk1 : in std_logic;clk_out : out std_logic);end;architecture d of div issignal cnt : integer range 0 to 12499999;signal clk_tmp : std_logic;beginprocess(clk1)beginif (clk1'event and clk1='1') thenif cnt=12499999 thencnt<=0;clk_tmp<= not clk_tmp;elsecnt<=cnt+1;end if;end if;end process;clk_out<=clk_tmp;end;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY count10 ISPORT(clk2,clear2:IN STD_LOGIC;q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END count10;ARCHITECTURE count OF count10 ISSIGNAL q_temp:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(clk2,clear2)BEGINIF clear2='1' THEN q_temp<="0000";ELSIF (clk2'event AND clk2='1') THENIF q_temp="1001" THENq_temp<="0000";ELSEq_temp<=q_temp+1;END IF;END IF;END PROCESS;q<=q_temp;END count;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY seg7 ISPORT(a:IN STD_LOGIC_VECTOR(3 DOWNTO 0); b: OUT STD_LOGIC_VECTOR(6 DOWNTO 0); cat1:OUT STD_LOGIC_VECTOR(5 DOWNTO 0) );END seg7;ARCHITECTURE show OF seg7 ISBEGINPROCESS(a)BEGINCASE a ISWHEN"0000"=>b<="1111110";WHEN"0001"=>b<="0110000";WHEN"0010"=>b<="1101101";WHEN"0011"=>b<="1111001";WHEN"0100"=>b<="0110011";WHEN"0101"=>b<="1011011";WHEN"0110"=>b<="1011111";WHEN"0111"=>b<="1110000";WHEN"1000"=>b<="1111111";WHEN"1001"=>b<="1111011";WHEN OTHERS=>B<="0000000";END CASE;END PROCESS;cat1<="111011";END show;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;entity jishuqi8421 isport(clk,clear:IN STD_LOGIC;cout:OUT STD_LOGIC_VECTOR(6 DOWNTO 0); cat:OUT STD_LOGIC_VECTOR(5 DOWNTO 0) );end jishuqi8421;architecture ji of jishuqi8421 iscomponent div25mport(clk1 : in std_logic;clk_out : out std_logic);end component;component count10PORT(clk2,clear2:IN STD_LOGIC;q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); end component;component seg7PORT(a:IN STD_LOGIC_VECTOR(3 DOWNTO 0); b: OUT STD_LOGIC_VECTOR(6 DOWNTO 0); cat1:OUT STD_LOGIC_VECTOR(5 DOWNTO 0) );end component;signal c:std_logic;signal d:std_logic_vector(3 downto 0);beginu1:div port map(clk1=>clk,clk_out=>c);u2:count10 port map(clk2=>c,clear2=>clear,q=>d); u3:seg7 port map(a=>d,b=>cout,cat1=>cat);end ji;仿真波形图：（由于实际使用的50000000分频不方便仿真，仿真时使用12分频）仿真波形图分析：每隔12个时钟信号计数器的值会增加1，直到计数器的值为9时，再次返回0计数。

数电实验报告范文实验名称：数字电路设计与实现实验目的：通过实验，掌握数字电路设计的基本原理和方法，并了解数字电路中常见的逻辑门的应用和性能特点，学会使用逻辑门组合构成各种数字电路，实现指定功能。

实验原理：1.逻辑门的基本原理与应用：逻辑门是数字电路中最基本，并且最重要的一类元件。

常见的逻辑门有与门、或门、非门，与非门、或非门、异或门等。

它们分别表示并、或、非、与非、或非、异或运算。

2.组合逻辑电路：由多个逻辑门组成的逻辑电路，称为组合逻辑电路。

在组合逻辑电路中，各个逻辑门输出与输入的关系是由逻辑门之间的位置和连接方式决定的。

实验仪器和材料：1.数字电路实验箱2.数字逻辑集成电路（例如74LS00、74LS02、74LS04等）3.连线实验步骤：1.实验前准备：将所需的74系列数字集成电路插入到数字电路实验箱的插槽中并连接好电源。

2.实验一：实现逻辑门的基本逻辑运算a.连接和经逻辑门74LS08，将A、B作为输入，将其输出接到LED指示灯上；b.依次给A、B输入不同的逻辑电平，观察输出结果，并记录下来；c.尝试连接其他逻辑门实现不同的逻辑运算，并观察其输出结果。

3.实验二：组合逻辑电路的设计a.根据实验需求，设计一个3输入与门电路；b.使用74LS08等逻辑门实现该电路；c.给输入端依次输入不同的逻辑电平，观察输出结果，并记录下来。

4.实验三：数字电路的简化和优化a.给定一个复杂的逻辑电路图，使用布尔代数等方法进行化简，寻找最简布尔方程；b.结合实际情况，将最简布尔方程转换为最简的逻辑电路图；c.根据设计的逻辑电路图，使用逻辑门组装出该电路，并验证其功能。

实验数据和结果：1.实验一结果：A，B，输:-------:，:-------:，:---------0，0，0，1，1，0，1，1，2.实验二结果：A，B，C，输:-------:，:-------:，:-------:，:--------0，0，0，0，0，1，0，1，0，0，1，1，1，0，0，1，0，1，1，1，0，1，1，1，3.实验三结果：（示例）原始布尔方程：F=A'B+AB'+AC+B'C最简化布尔方程：F=A⊕B⊕C逻辑电路图：实验结论：通过本次实验，我们学习到了逻辑门的基本原理、应用和各个逻辑门的特点。

一、实验目的1. 理解和掌握数字电路的基本原理和设计方法。

2. 培养动手能力和实验技能。

3. 提高分析问题和解决问题的能力。

二、实验原理数字电路是一种以二进制为基础的电路，其基本元件是逻辑门和触发器。

本实验主要涉及以下几种逻辑门：与门、或门、非门、异或门、同或门、与非门、或非门等。

1. 与门（AND Gate）：当所有输入端都为高电平时，输出才为高电平。

2. 或门（OR Gate）：当至少一个输入端为高电平时，输出为高电平。

3. 非门（NOT Gate）：对输入信号取反。

4. 异或门（XOR Gate）：当输入端信号不同时，输出为高电平。

5. 同或门（NOR Gate）：当输入端信号相同时，输出为高电平。

6. 与非门（NAND Gate）：与门和非门的组合。

7. 或非门（NOR Gate）：或门和非门的组合。

三、实验器材1. 数字电路实验箱2. 逻辑门芯片3. 电源4. 连接线5. 测试仪器四、实验步骤1. 组成基本逻辑门电路：根据实验原理，搭建与门、或门、非门、异或门、同或门、与非门、或非门等基本逻辑门电路。

2. 测试电路功能：使用测试仪器对搭建的电路进行测试，验证电路是否满足基本逻辑功能。

3. 组成组合逻辑电路：根据实验要求，搭建组合逻辑电路，如全加器、半加器、译码器、编码器等。

4. 测试组合逻辑电路：使用测试仪器对搭建的组合逻辑电路进行测试，验证电路是否满足设计要求。

5. 组成时序逻辑电路：根据实验要求，搭建时序逻辑电路，如触发器、计数器、寄存器等。

6. 测试时序逻辑电路：使用测试仪器对搭建的时序逻辑电路进行测试，验证电路是否满足设计要求。

五、实验结果与分析1. 基本逻辑门电路测试结果：根据测试数据，搭建的与门、或门、非门、异或门、同或门、与非门、或非门等基本逻辑门电路均满足设计要求。

2. 组合逻辑电路测试结果：根据测试数据，搭建的全加器、半加器、译码器、编码器等组合逻辑电路均满足设计要求。

一、实验名称1. 实验一QuartusⅡ原理图输入法设计与实现2. 实验二用VHDL设计与实现组合逻辑电路（一）3. 实验三用VHDL设计与实现时序逻辑电路（二）4.实验四用VHDL设计与实现时序逻辑电路（三）(数码管动态扫描控制器)二、实验任务要求1.实验一:○1用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元；○2用上面生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号；○3用3线-8线译码器（74LS138）和逻辑门设计实现函数F=CBA+CBA+CBA+CBA，仿真验证其功能，并下载到实验班测试。

要求用拨码开关设定输入信号，发光二极管显示输出信号；2.实验二：○1用VHDL语言设计实现一个4位二进制奇校验器，输入奇数个…1‟时，输出为…1‟，否则输出为…0‟，仿真验证其功能，并下载到实验板测试。

要求用拨码开关设定输入信号，发光二极管显示输出信号；○2用VHDL语言设计实现一个8421码转换为余3码的代码转换器，仿真验证其功能，并下载到实验板测试。

要求用拨码开关设定输入信号，发光二极管显示输出信号；○3用VHDL语言设计实现一个共阴极7段数码管译码器，仿真验证其功能，并下载到实验班测试。

要求用拨码开关设定输入信号，发光二极管显示输出信号；3.实验三：○1用VHDL语言设计实现一个分频系数为12，分频输出信号占空比为50%的分频器。

要求在Quartus Ⅱ平台上设计程序并仿真验证设计；○2用VHDL语言设计实现一个带异步复位的8421码十进制计数器，仿真验证其功能，并下载到实验板测试。

要求用拨码开关设定输入信号，发光二极管显示输出信号；○3将分频器、8421十进制计数器、数码管译码器3个电路进行连接并下载测试。

4.实验四：○1用VHDL语言设计并实现六个数码管串行扫描电路，要求同时显示0、1、2、3、4、5这6个不同的数字图形到6个数码管上，仿真验证其功能，并下载到实验板测试；（必做）○2用VHDL语言设计并实现六个数码管循环左滚动，时钟点亮6个数码管，坐出右进，状态为：012345→123450→234501→345012→450123→501234→012345；（选做）○3用VHDL语言设计并实现六个数码管向左滚动，用全灭的数码管填充右边，直至全部变灭，然后再一次从右边一个一个地点亮。

一、设计目的及要求：（一）实验目的：1. 通过实验培养学生的市场素质，工艺素质，自主学习的能力，分析问题解决问题的能力以及团队精神。

2. 通过本实验要求学生熟悉各种常用中规模集成电路组合逻辑电路的功能与使用方法，学会组装和调试各种中规模集成电路组合逻辑电路，掌握多片中小规模集成电路组合逻辑电路的级联、功能扩展及综合设计技术，使学生具有数字系统外围电路、接口电路方面的综合设计能力。

（二）实验要求1. 数字显示电路操作面板：左侧有16个按键，编号为0到15数字，面板右侧有2个共阳7段显示器。

2. 设计要求：当按下小于10的按键后，右侧低位7段显示器显示数字，左侧7段显示器显示0；当按下大于9的按键后，右侧低位7段显示器显示个位数字，左侧7段显示器显示1。

若同时按下几个按键，优先级别的顺序是15到0。

二、电路框图及原理图原理图概要:数字显示电路由键盘、编码、码制转换、译码显示组成。

各部分作用：1. 键盘：用于0~15数字的输入。

可以由16个自锁定式的按键来排列成4×4键盘。

2.编码：采用两片74ls148级联来完成对0~15的编码，并且是具有优先级的编码。

3.码制转换：本电路采用了2个74ls00、1个74ls04、1个74ls283来完成对0~15出事编码的码制转换，转换成个位与十位的8421bcd码，为下一步的解码做准备。

4.译码显示：本电路采用了两个74ls47分别对码制转换后的bcd码进行译码，并且由这两个芯片分别驱动两片七段共阳极数码管。

原理图：三、设计思想及基本原理分析：篇二：数电实验实验报告数字电路实验报告院系：电气工程学院专业：电气工程极其自动化班级：09级7班姓名：王哲伟学号：2009302540221 实验一组合逻辑电路分析一．试验用集成电路引脚图74ls00集成电路 74ls20集成电路四2输入与非门双4输入与非门二．实验内容 1.实验一x1abdabcd按逻辑开关，“1”表示高电平，“0”表示低电平2.5 vc示灯：灯亮表示“1”，灯灭表示“0”自拟表格并记录: 2.实验二密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。

数电实验报告实验一心得引言本实验是数字电路课程的第一次实验，旨在通过实际操作和观察，加深对数字电路基础知识的理解和掌握。

本次实验主要涉及布尔代数、逻辑门、模拟开关和数字显示等内容。

在实验过程中，我对数字电路的原理和实际应用有了更深入的了解。

实验一：逻辑门电路的实验实验原理逻辑门是数字电路中的基本组件，它能够根据输入的布尔值输出相应的结果。

常见的逻辑门有与门、或门、非门等。

本次实验主要是通过搭建逻辑门电路实现布尔函数的运算。

实验过程1. 首先，我按照实验指导书上的电路图，使用示波器搭建了一个简单的与门电路。

并将输入端连接到两个开关，输出端连接到示波器，以观察电路的输入和输出信号变化。

2. 其次，我打开示波器，观察了两个开关分别为0和1时的输出结果。

当两个输入均为1时，示波器上的信号为高电平，否则为低电平。

3. 我进一步观察了两个开关都为1时的输出信号波形。

通过示波器上的脉冲信号可以清晰地看出与门的实际运行过程，验证了实验原理的正确性。

实验结果和分析通过本次实验，我成功地搭建了一个与门电路，并观察了输入和输出之间的关系。

通过示波器上的信号波形，我更加直观地了解了数字电路中布尔函数的运算过程。

根据实验结果和分析，我可以总结出：1. 逻辑门电路可以根据布尔函数进行输入信号的运算，输出相应的结果。

2. 在与门电路中，当输入信号均为1时，输出信号为1，否则为0。

3. 示例器可以实时显示电路的输入和输出信号波形，方便实验者观察和分析。

结论通过本次实验，我对数字电路的基本原理和逻辑门电路有了更深刻的理解。

我学会了如何搭建逻辑门电路，并通过示波器观察和分析输入和输出信号的变化。

这对我进一步理解数字电路的设计和应用具有重要意义。

通过实验，我还锻炼了动手操作、实际观察和分析问题的能力。

实验过程中，需要认真对待并细致观察电路的运行情况，及时发现和解决问题。

这些能力对于今后的学习和研究都非常重要。

总之，本次实验让我更好地理解了数字电路的基本原理和应用，提高了我的实验能力和观察分析能力。

实验名称：数字电路基础实验实验目的：1. 熟悉数字电路的基本原理和基本分析方法。

2. 掌握数字电路实验设备的使用方法。

3. 培养动手实践能力和分析问题、解决问题的能力。

实验时间：2023年X月X日实验地点：实验室XX室实验仪器：1. 数字电路实验箱2. 万用表3. 双踪示波器4. 数字信号发生器5. 短路线实验内容：一、实验一：基本逻辑门电路实验1. 实验目的- 熟悉与门、或门、非门的基本原理和特性。

- 学习逻辑门电路的测试方法。

2. 实验步骤- 连接实验箱，设置输入端。

- 使用万用表测量输出端电压。

- 记录不同输入组合下的输出结果。

- 分析实验结果，验证逻辑门电路的特性。

3. 实验结果与分析- 实验结果与理论预期一致，验证了与门、或门、非门的基本原理。

- 通过实验，加深了对逻辑门电路特性的理解。

二、实验二：组合逻辑电路实验1. 实验目的- 理解组合逻辑电路的设计方法。

- 学习使用逻辑门电路实现组合逻辑电路。

2. 实验步骤- 根据设计要求，绘制组合逻辑电路图。

- 连接实验箱，设置输入端。

- 测量输出端电压。

- 记录不同输入组合下的输出结果。

- 分析实验结果，验证组合逻辑电路的功能。

3. 实验结果与分析- 实验结果符合设计要求，验证了组合逻辑电路的功能。

- 通过实验，掌握了组合逻辑电路的设计方法。

三、实验三：时序逻辑电路实验1. 实验目的- 理解时序逻辑电路的基本原理和特性。

- 学习使用触发器实现时序逻辑电路。

2. 实验步骤- 根据设计要求，绘制时序逻辑电路图。

- 连接实验箱，设置输入端和时钟信号。

- 使用示波器观察输出波形。

- 记录不同输入组合和时钟信号下的输出结果。

- 分析实验结果，验证时序逻辑电路的功能。

3. 实验结果与分析- 实验结果符合设计要求，验证了时序逻辑电路的功能。

- 通过实验，加深了对时序逻辑电路特性的理解。

四、实验四：数字电路仿真实验1. 实验目的- 学习使用数字电路仿真软件进行电路设计。

数电实验报告引言：数电实验是电子信息科学与技术专业中一门重要的实验课程。

通过数电实验，我们可以掌握数字电路的基本原理与设计方法，加深对电子电路原理的理解与应用。

本实验报告将对我们进行的数电实验进行总结与评述，以便更好地理解数电实验的内容和意义。

实验目的：本次数电实验的主要目的是通过实验的方式，掌握数字电路的设计与实现原理，以及相应的实验工具和测试设备的使用方法。

通过实际操作，我们将验证数字电路的可靠性和正确性，并培养我们的实验技能和分析问题的能力。

实验内容：本次数电实验涵盖了多个实验项目，其中包括：逻辑门的实验、组合逻辑电路的实验以及时序逻辑电路的实验等。

1. 逻辑门的实验这一部分我们主要学习并实验了与门、或门、非门、异或门等逻辑门的基本原理与应用。

透过实际连接与测试，我们进一步了解了逻辑门之间的相互转换关系和应用场景。

通过使用示波器、万用表等仪器设备，我们能够验证逻辑门的逻辑功能与实际输出是否一致。

2. 组合逻辑电路的实验在组合逻辑电路的实验中，我们学习了多种组合逻辑电路的设计原理和真值表的绘制方法。

通过实际搭建和测试，我们验证了布尔代数的基本运算规则在实际电路中的应用，并掌握了基本的编码器、解码器和多路选择器等组合逻辑电路的设计与实现方法。

3. 时序逻辑电路的实验时序逻辑电路实验是本次数电实验的重点和难点部分。

通过实验，我们学习了时钟信号的产生与作用原理，掌握了触发器的工作原理和应用方法。

我们还学习了时序逻辑电路的分析与设计技巧，实践了状态图和状态表的绘制方法，进一步体验了时序逻辑电路在数字系统中的重要性和应用价值。

实验结果与分析：通过实验操作和测试数据，我们得出了相应的实验结果，并对实验结果进行了分析。

通过实验数据的处理和对比，我们可以进一步验证电路设计的正确性，找出问题所在并加以改正。

同时，我们还对实验结果进行了数据处理和图表绘制，以便更好地展示实验结果。

总结与反思：通过本次数电实验，我们不仅掌握了数字电路的基本原理和设计方法，还提高了实验操作技能、问题分析和解决能力。