第2章1 集成逻辑门

UO L( m ax )
图 2―3 CMOS 电 路 的 输 入 / 输 出 逻 辑 电 平 (a)5VCMOS 电 路 ;(b)3.3VCMOS电路
(b)
23
图2―2中，当输入电平在UIL(max)和UIH(min)之 间时,即Uin=0.8～2v之间时，逻辑电路可能 把它当作0,也可能把它当作1。 当逻辑电路因所接负载过多等原因不能正常 工作时,高电平输出可能低于UOH(min),低电平输 出可能高于UOL(max)。
16
2.1.3 数字集成电路的品种类型
每个系列的数字集成电路都有很多不同的品种类 型,用不同的代码表示,例如:
00:4路2输入与非门 02:4路2输入或非门 08:4路2输入与门 10:3路3输入与非门 20:双路4输入与非门
27:3路3输入或非门
32:4路2输入或门 86:4路2输入异或门
17
具有相同品种类型代码的逻辑电路,不管属于哪个系列,它们的逻辑 功能相同,引脚也兼容。 例如 ,7400,74LS00,74ALS00,74HC00,74AHC00 都是引脚兼容 的4路2输入与非门封装,引脚排列和逻辑图如图2―1所示。
(a)
图2―4 74LS系列门电路的扇出系数和带负载能力
(a)低电平输出时;(b)高电平输出时
27
4)传输延时tP 传输延时 tP 指输入变化引起输出变化所需的 时间,它是衡量逻辑电路工作速度的重要指标。 传输延时越短,工作速度越快,工作频率越高。 5)功耗PD 逻辑电路的功耗 PD定义为直流电源电压和电 源平均电流的乘积。 CMOS 电路的功耗较低 , 而且与工作频率有关 ( 频率越高功耗越大 ) ； TTL 电路的功耗较高 , 基 本与工作频率无关。
74系列3.3VCMOS门电路的基本子系列如下： • 74LVC:低压CMOS(Low voltage CMOS)。 • 74ALVC: 先 进 低 压 CMOS(Advanced Low voltage CMOS)。
14
使用CMOS集成电路的注意事项：
① 采用金属屏蔽盒储存或金属纸包装，防止外来感
3
集电极开路门简称OC门，使用时必须必须通过外部上拉 电阻RL接至电源EC。EC可以是不同于UCC的另一个电源。 OC门的逻辑符号如图所示：
A B
& F
A B (b) F
(a)
OC (a) 国标符号； (b) 惯用符号
4
国标符号中的 " " 表示逻辑门是集电极开路输出。
OC门之所以允许输出端直接连在一起，是因为RL的阻值
12
CMOS门电路的分类：
从供电电源区分,CMOS门电路有5V CMOS 门
电路和3.3V CMOS 门电路两种。3.3VCMOS门
电路是最近发展起来的,它的功耗比5VCMOS门电
路低得多。 CMOS门电路同TTL门电路一样,CMOS门电路 也有74和54两大系列。
13
74系列5VCMOS门电路的基本子系列如下： • 74HC 和 74HCT: 高 速 CMOS(High speed CMOS),T表示和TTL直接兼容。 • 74AC 和 74ACT: 先 进 CMOS(Advanced CMOS) 。 • 74AHC和74AHCT:先进高速CMOS(Advanced High speed CMOS)。
7
表2 - 1 三态门的真值表
EN 1 0
A Φ 0
B φ 0
F 高阻 1
0
0 0
0
1 1
1
0 1
1
1 0
8
注意：
多个三态门的输出端可以直接相连 连在一起的三态门必须分时工作，即任何时候至多 只能有1个三态门处于工作状态，不允许多个三态门 同时工作。 需要对各个三态门的使能端EN进行适当控制，保证 三态门分时工作。
2、集电极开路门和三态门
1) 集电极开路门( OC门)
普通的TTL逻辑门不允许将多个输出端直接连在一起。如
果将普通逻辑门的输出端直接连在一起，轻则使输出电平抬高，
成为一种既不是低电平又不是高电平的一种不合格的电平，重
则烧坏门电路。因此，普通TTL门电路不能满足特殊情况下的
使用要求。
将一般的TTL逻辑门进行适当的改造，就可以满足特殊的
10
③将多个ECL逻辑门的“或”输出端直接相连，可实现
“线与”功能；将多个ECL逻辑门的“或非”输出端直
接相连，可实现“线或”功能。
④在各类逻辑门中，工作速度最高，带负载能力较强，
功耗也最大。
⑤与TTL等逻辑门混用时，需要专门的逻辑电平转换电
路，因此很少混用。
11
2.1.2 CMOS门电路
CMOS 门电路由场效应管构成 , 它的特点是集
成度高、功耗低、速度慢、抗静电能力差。
虽然TTL门电路由于速度快和更多类型选择而
流行多年,但CMOS门电路具有功耗低、集成度 高的优点,而且其速度已经获得了很大的提高,目 前已可与 TTL 门电路相媲美。因此， CMOS 门 电路获得了广泛的应用 ,特别是在大规模集成电
路和微处理器中目前已经占据支配地位。
20
2) 输入/输出逻辑电平
数字集成电路有如下四个不同的输入/输出逻辑电平参数: 低电平输入电压UIL:能被输入端确认为低电平的电压范围。
高电平输入电压UIH:能被输入端确认为高电平的电压范围。
低电平输出电压UOL:正常工作时低电平输出的电压范围。 高电平输出电压UOH:正常工作时高电平输出的电压范围。
21
5V UIH 2V
输入
5V UO H UIH(min) UIL(max) 2.4 V
输出
逻辑 1(高电 平 )
逻辑 1(高电 平 ) UO H(min )
0.8 V UIL 0V 逻辑 0(低电 平 )
UO L
0.4 V 0V
逻辑 0(低电 平 )
UO L(max )
图2―2 标准TTL电路的输入/输出逻辑电平
三态门的逻辑符号和真值表分别如图2 - 6和表2 - 1所示。
6
国标符号中的倒三角形“▽”表示逻辑门是三态输出， EN为“使能”限定符，输入端的小圆圈表示低电平有效( 有的三态门也可能没有小圆圈，说明EN是高电平有效)。
A B EN
& F EN (a)
A B EN (b)
F
图2-6 (a) 国标符号； (b) 惯用符号
应电压击穿器件。 ② 工作台面不宜用绝缘良好的材料，如塑料、橡皮 等，防止积累静电击穿器件。 ③ 不用的输入端或者多余的门都不能悬空， 应根 据不同的逻辑功能， 分别与VDD（高电位）或 VSS（低电位）相连，或者与有用的输入端并在 一起。输出级所接电容负载不能大于500pF， 否则， 输出级功率过大会损坏电路。
可以根据需要来选取。 只要该阻值选择得当，就可保证OC门 的正常工作。
5
2) 三态门 三态门也称TS门(Three State Gate)， 是在TTL逻辑门的
基础上增加一个使能端EN而得到的。当EN=0时，TTL与非门不
受影响， 仍然实现与非门功能； 当EN=1时， TTL与非门的输 出处于高阻状态。 因此， 三态门除了具有普通逻辑门的高电平 （逻辑1）和低电平（逻辑0）两种状态之外，还有第三种状态 ——高阻抗状态，也称开路状态或Z状态。
15
使用CMOS集成电路的注意事项：
④ 焊接时，应采用20W或25W内热式电烙铁，烙 铁要接地良好，烙铁功率不能过大。 ⑤ 调试时，所用仪器仪表、电路箱、板都应良好接 地。 若CMOS电路和信号源使用不同电源，则 加电时应先开CMOS电路电源再开信号源，关 断时应先关信号源再关CMOS电路电源。 ⑥ 严禁带电插、拔器件或拆装电路板，以免瞬态电 压损坏CMOS器件。 ⑦ 一般在CMOS门电路与TTL逻辑电路混用时，要 注意逻辑电平的匹配。
2.1 集成逻辑门
集成逻辑门是数字电路中最基本的逻辑部件。
根据所使用的开关元件的不同，集成逻辑门可分
以下两大类：
单极型逻辑门：主要有CMOS（互补MOS）逻辑门
双极型逻辑门：主要有TTL（晶体管—晶体管）逻辑
门和ECL（射极耦合）逻辑门。
1
2.1 集成门电路
2.1.1 TTL门电路 1、普通的TTL门电路 TTL门电路由双极型三极管构成 ,它的特点是 速度快、抗静电能力强、集成度低、功耗大,目 前广泛应用于中、小规模集成电路中。 TTL门电路有74（商用）和54（军用）两大 系列 , 每个系列中又有若干子系列 ,例如， 74系 列包含如下基本子系列：
VCC 14 13 12 & 11 10 9 & 8
&
&
1
2
3
4
5
6
7 GND
18
2.1.4 数字集成电路的性能参数 数字集成电路的性能参数主要包括：
直流电源电压 输入/输出逻辑电平 扇出系数 传输延时——速度 功耗
19
1)直流电源电压UCC
一 般 TTL 电 路 的 直 流 电 源 电 压 为 5V, 最 低 4.5V,最高5.5V。 CMOS 电路的直流电源电压有 5V 和 3.3V 两 种。CMOS电路的一个优点是电源电压的变化 范围比TTL电路大,如5V CMOS电路当其电源 电 压 在 2 ～ 6V 范 围 内 时 能 正 常 工 作 ,3.3V CMOS电路当其电源电压在 2～3.6V范围内时 能正常工作。
28
2.1.5 数字集成电路的使用
1)类型选择 复杂数字系统设计时,需大量的门电路。 应根据性能要求选择合适的门电路,以使系统达 到经济、稳定、可靠且性能优良。 例如： 在 优 先 考 虑 功 耗 , 对速度要求不高的情况 下 , 可选用 CMOS电路； 当要求很高速度时,可选用ECL电路； 无特殊要求时 , 可选用 TTL 电路（ TTL 电路速度较高、 功耗适中、使用普遍）。