《触发器》练习
- 格式:doc
- 大小:45.00 KB
- 文档页数:9
触发器单元测试试卷班级: 姓名: 得分:一、填空题:(20分)1. 触发器有两个输出端_______和________,正常工作时两端的状态互补,以_________端的状态表示触发器的状态。
2. 按结构形式的不同,RS 触发器可分为两大类:一类是没有时钟控制的____________触发器,另一类是具有时钟控制端的__________触发器。
3. 按逻辑功能划分,触发器可以分为________触发器、 ___________触发器、__________触发器和________触发器四种类型。
4. 钟控触发器也称同步触发器,其状态的变化不仅取决于___________信号的变化,还取决于___________信号的作用。
5. 钟控触发器按结构和触发方式分,有电位触发器、_________触发器、_________触发器和主从触发器四种类型。
6. 在CP 脉冲和输入信号作用下,JK 触发器能够具有______ 、_________ 、____________ 和_____________ 的逻辑功能.7. 在CP 脉冲和输入信号作用下,D 触发器能够具有______ 和_____________ 的逻辑功能.8. 边沿控制触发的触发器的触发方式为有( )、( )两种。
二、选择题:(20分)1.能够存储 0、1 二进制信息的器件是 ( )A.TTL 门B.CMOS 门C.触发器D.译码器2.触发器是一种( )A.单稳态电路 B. 无稳态电路 C. 双稳态电路 D. 三稳态电路 3.用与非门构成的基本RS 触发器处于置 1 状态时,其输入信号S 、R 应为( ) A.00=S R B.01=S R C.10=S R D. 11=S R4.用与非门构成的基本RS 触发器,当输入信号 S = 0、R = 1时,其逻辑功能为( )A.置1B.置0C.保持D.不定5.下列触发器中,输入信号直接控制输出状态的是 ( )A .基本RS 触发器 B. 钟控RS 触发器C. 主从JK 触发器D. 维持阻塞D 触发器6.具有直接复位端 d R 和置位端d S 的触发器,当触发器处于受CP 脉冲控制的情况下工作时,这两端所加的信号为 ( )A. 00d d =S RB. 01d d =S RC. 10d d =S RD. 11d d =S R7.输入信号高电平有效的 RS 触发器中,不允许的输入是( )A.RS=00B.RS=01C.RS=10D.RS=118.下列触发器中,具有置0、置1、保持、翻转功能的是( )A. RS 触发器B. D 触发器C.JK 触发器D. T 触发器9.时钟触发器产生空翻现象的原因是因为采用了( )A.主从触发方式B.上升沿触发方式C.下降沿触发方式D.点位触发方式10.当输入J = K = 1时,JK 触发器所具有的功能是( )A.置0B.置1C.保持D.翻转三、判断题(20分)1、1个触发器可以存放2个二进制数( )2、D 触发器只有时钟脉冲上升沿有效的品种。
《触发器》练习题一、填空题1、数字电路可分为________________电路和________________电路。
2、触发器具有_________个稳定状态,在输入信号消失后,它能保持______________不变,即这种电路具有______________功能。
3、在CP脉冲作用下,根据输入信号J、K的不同组合状态,凡具有_____________、_____________、_____________和_____________功能的电路称为JK触发器。
4、同步RS触发器状态的改变与________________信号同步。
5、主从触发器是一种能防止_______________现象的实用触发器。
6、时序逻辑电路与组合逻辑电路的最大区别在于____________________________。
二、选择题1、为了提高抗干扰能力,触发脉冲宽度_________。
A、越宽越好B、越窄越好C、随意2、触发器电路如图1所示,其次态方程为_________。
A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQTC1Q Q _CP=1ATC1QQ_CP(1)(2)3、触发器电路如图2所示,当A=1时,其次态方程为_________。
A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQ4、要求JK触发器状态由0→1,其激励输入端JK应为____________。
A、JK=0⨯B、JK=1⨯C、JK=⨯0D、JK=⨯15、为了使同步RS触发器的次态为1,RS的取值应为___________。
A、RS=00B、RS=01C、RS=10D、RS=116、仅具有置0、置1功能的触发器称为__________。
A、JK触发器B、基本RS触发器C、D触发器7、仅具有翻转功能的触发器称为__________。
A、JK触发器B、T触发器C、D触发器D、T‘触发器8、基本RS触发器电路中,触发脉冲消失后,其输出状态__________。
触发器基本知识练习(一)班级______ 姓名______一、填空题1.触发器又称(),是一种能够记忆()的基本逻辑单元。
2.触发器根据其电路结构形式的不同,可以分为()和();触发器根据控制方式和逻辑功能的不同,可以分为()和()。
3.基本RS触发器是由两个()的输出端()到()而成的。
4.基本RS触发器有()个输入端,()个输出端。
其中置0端(复位端)是指(),置1端(置位端)是指()。
5.R、S上面的“”是指();输入端带有“°”,表示();输出端带有“°”表示()。
6.同步RS触发器和基本RS触发器的区别是增加了一个()7.CP是指(),因为它的存在,触发器就可以受到时钟控制,即()。
8.主从JK触发器相比于同步RS触发器,其优点主要在于()。
9.主从JK触发器的功能有()个,分别是()、()、()、()。
10.主从JK触发器的主要缺点是()。
二、选择题1.触发器的R端是指()。
A.置1端B.置0端C.置位端2.基本RS触发器禁止()。
A.R、S同时为1B.R为0,S为1C.R、S同时为0D.R为1,S为03.JK触发器在J、K同时输入高电平时,处于()状态A.置0B.置1C.保持D.不定4.下列触发器中存在空翻现象的是()A.同步RS触发器B.主从JK触发器C.D触发器D.T触发器5.下列触发器中,不属于时钟控制触发器的是()A.基本RS触发器B.同步RS触发器C.主从触发器D.边沿触发器6.不具有置0、置1两个功能的是()A.RS触发器B.JK触发器C.D触发器D.T触发器7.被称为可控计数器的是()A.RS触发器B.T’触发器C.T触发器D.D触发器8.主从JK触发器在CP=1时,把()A.输入信号暂存在主触发器B.输入信号暂存在从触发器C.主触发器的输出信号传送到从触发器D.输出信号清0三、简答题1.触发器的定义是什么?触发器的特点又是什么?2.基本RS触发器、同步RS触发器、主从JK触发器、D触发器、T触发器。
触发器练习题一、填空题1、触发器具有 个稳定状态,在输入信号消失后,它能保持 。
2、在基本RS 触发器中,输入端D R 或D R 能使触发器处于 状态,输入端D S 或D S 能使触发器处于 状态。
3、同步RS 触发器状态的改变是与 信号同步的。
4、在CP 脉冲和输入信号作用下,JK 触发器能够具有 、 、 、和 的逻辑功能。
5、对于JK 触发器,当CP 脉冲有效期间,若J=K=0时,触发器状态 ;若K J =时,触发器 或 ;若J=K=1时,触发器状态 。
6、与主从触发器相比, 触发器的抗干扰能力较强。
7、对于JK 触发器,若J=K ,则可完成 触发器的逻辑功能。
8、对于JK 触发器,若K J =,则可完成 触发器的逻辑功能。
二、判断题1、触发器有两个稳定状态,一个是现态,一个是次态。
( )2、触发器有两个稳定状态,在外界输入信号的作用下,可以从一个稳定状态转变为另一个稳定状态。
( )4、同步D 触发器的Q 端和D 端的状态在任何时刻都是相同的。
( )5、同一逻辑功能的触发器,其电路结构一定相同。
( )6、仅具有反正功能的触发器是T 触发器。
( )三、选择题1、对于触发器和组合逻辑电路,以下( )的说法是正确的。
A 、两者都有记忆能力B 、两者都无记忆能力C 、只有组合逻辑电路有记忆能力D 、只有触发器有记忆能力2、对于JK 触发器,输入J=0、K=1,CP 脉冲作用后,触发器的1+n Q 应为( )。
A 、0B 、1C 、可能是0,也可能是1D 、与n Q 有关3、JK 触发器在CP 脉冲作用下,若使n n Q Q =+1,则输入信号应为( )。
A 、1==K JB 、Q K Q J ==,C 、Q K Q J ==,D 、0==K J4、具有“置0” “置1” “保持” “翻转”功能的触发器叫( )。
A 、JK 触发器B 、基本RS 触发器C 、同步D 触发器 D 、同步RS 触发器5、边沿控制触发的触发器的触发方式为( )。
触发器练习题一、填空题1、触发器具有 个稳定状态,在输入信号消失后,它能保持 。
2、在基本RS 触发器中,输入端D R 或D R 能使触发器处于 状态,输入端D S 或D S 能使触发器处于 状态。
3、同步RS 触发器状态的改变是与 信号同步的。
4、在CP 脉冲和输入信号作用下,JK 触发器能够具有 、 、 、和 的逻辑功能。
5、对于JK 触发器,当CP 脉冲有效期间,若J=K=0时,触发器状态 ;若K J =时,触发器 或 ;若J=K=1时,触发器状态 。
6、与主从触发器相比, 触发器的抗干扰能力较强。
7、对于JK 触发器,若J=K ,则可完成 触发器的逻辑功能。
8、对于JK 触发器,若K J =,则可完成 触发器的逻辑功能。
二、判断题1、触发器有两个稳定状态,一个是现态,一个是次态。
( )2、触发器有两个稳定状态,在外界输入信号的作用下,可以从一个稳定状态转变为另一个稳定状态。
( )4、同步D 触发器的Q 端和D 端的状态在任何时刻都是相同的。
( )5、同一逻辑功能的触发器,其电路结构一定相同。
( )6、仅具有反正功能的触发器是T 触发器。
( )三、选择题1、对于触发器和组合逻辑电路,以下( )的说法是正确的。
A 、两者都有记忆能力B 、两者都无记忆能力C 、只有组合逻辑电路有记忆能力D 、只有触发器有记忆能力2、对于JK 触发器,输入J=0、K=1,CP 脉冲作用后,触发器的1+n Q 应为( )。
A 、0B 、1C 、可能是0,也可能是1D 、与n Q 有关3、JK 触发器在CP 脉冲作用下,若使n n Q Q =+1,则输入信号应为( )。
A 、1==K JB 、Q K Q J ==,C 、Q K Q J ==,D 、0==K J4、具有“置0” “置1” “保持” “翻转”功能的触发器叫( )。
A 、JK 触发器B 、基本RS 触发器C 、同步D 触发器 D 、同步RS 触发器5、边沿控制触发的触发器的触发方式为( )。
触发器练习(一)1、画出图题5-1所示的RS 触发器输出端Q 、Q 端的波形,输入端S 与R 的波形如图所示。
(设Q 初始状态为0)S RSRSRQQ....图题5-12、画出图题5-2所示的RS 触发器输出端Q 、Q 端的波形,输入端S 与R 的波形如图所示。
(设Q 初始状态为0)S RS RQQ...SR....图题5-23、画出图题5-3所示的同步RS 触发器输出端Q 、Q 端的波形,输入端S 、R 与CLK 的波形如图所示。
(设Q 初始状态为0)C1S RS RQQ....CLKS RCLK...图题5-34、画出图题5-4所示的同步D 触发器输出Q 端的波形,输入端D 与CLK 的波形如图所示。
(设Q 初始状态为0)C1DDQQ....CLKDCLK..图题5-45、若在图5-5电路中的CP 、S 、R 输入端,加入如图4.27所示波形的信号,试画出其 Q 和Q端波形,设初态Q =0。
SRCP触发器练习(二)1、画出图题5-6所示的同步JK 触发器输出Q 端的波形,输入端J 、K 与CLK 的波形如图所示。
(设Q 初始状态为0)J KQQ..CLKJKCLK ......C11J 1K..图题5-62、画出图题5-6所示的边沿触发D 触发器输出端Q 端的波形,输入端D 与CLK的波形如图所示。
(设Q 初始状态为0)C11D D QQ....CLKDCLK...D QQ....CLKDCLK...C11D (1)(2)3、画出图题5-7所示的边沿D 触发器输出Q 端的波形,CLK 的波形如图所示。
(设Q 初始状态为0)C11D Q 1CLK....CLK.1C11D Q 2CLK .CLK .图题5-74、画出图题5-8所示的JK 触发器输出Q 端的波形,输入端J 、K 与CLK 的波形如图所示。
(设Q 初始状态为0)J KQQ....CLKJ KCLK ...C11J 1KJ KCLK ......图题5-85、试画出图题5-9所示T 触发器输出Q 端的波形,输入端CLK 的波形如图所示。
时间:11:35---12:45 班级:姓名:得分:一、填空题5.触发器具有_________个稳定状态,在输入信号消失后,它能保持______________不变,即这种电路具有______________功能。
6.在CP脉冲作用下,根据输入信号J、K的不同组合状态,凡具有__________________________、_____________和_____________功能的电路称为JK触发器。
13.主从RS触发器具有、和功能,但是也存在现象。
15.D触发器的功能是和。
16.RS触发器的特征方程为,约束条件是。
17.JK触发器的特征方程为,当J=1,K=1时,能实现功能。
18.D触发器的特征方程为。
19.T触发器的特征方程为。
20.JK触发器转化成D触发器的条件是,转化成T触发器的条件是。
二、选择题2.与非门构成的基本RS触发器的输入S=1,R=1,当输入S变为0时,触发器输出将会()。
A.保持B.复位C.置位D.不定6.为了提高抗干扰能力,触发脉冲宽度()。
A.越宽越好B.越窄越好C.随意D.都不对7.触发器电路如图1所示,其次态方程为()。
A.Q n+1=1B.Q n+1=0C.Q n+1= Q nD.Q n+1=ATC1Q Q _CP=1ATC1QQ_CP(1)(2)8.触发器电路如图2所示,当A=1时,其次态方程为()。
A.Q n+1=1B.Q n+1=0C.Q n+1= Q nD.Q n+1=nQ10.仅具有置0、置1功能的触发器称为()。
A.JK触发器B.基本RS触发器C.D触发器D.T触发器11.仅具有翻转功能的触发器称为()。
A.JK触发器B.T触发器C.D触发器D.T‘触发器12.基本RS触发器电路中,触发脉冲消失后,其输出状态()。
A.恢复原状态B.保持现状态C.出现新状态D.不定13.“空翻”是指()。
A.在脉冲信号CP=1时,输出的状态随输入信号的多次翻转B.输出的状态取决于输入信号C.输出的状态取决于时钟和控制输入信号D.总是使输出改变状态14.J=K=1时,主从JK 触发器的时钟输入频率为120Hz 。
触发器练习题一、判断题1.由逻辑门组成的各种触发器属于电平异步时序逻辑电路()2、rs、jk、d和t四种触发器中,唯有rs触发器存在输入信号的约束条件()3、与非门的输入端加有低电平时,其输出端恒为高电平。
()4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
()5.时序逻辑电路中存在反馈,其输出不仅取决于当时的输入,还取决于电路的最后状态。
(6)组合逻辑电路的输出只与当时的输入有关,与电路的最后状态无关,没有记忆功能。
(7)触发器是时序逻辑电路的基本单元。
()8、时序逻辑电路由组合逻辑电路和存储电路构成。
()9.触发器的反转条件由触发器输入和时钟脉冲决定。
()10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关,还与先前的输出状态有关。
()11.译码器和比较器属于组合逻辑电路。
12、数字电路可分为组合逻辑电路和时序逻辑电路。
13.全加器是一种逻辑电路,它将两个1位二进制数相加,并考虑低进位。
14.实现相同逻辑功能的逻辑电路可以不同。
15.解码是编码的逆过程。
16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20.七段显示解码器有两个连接:公共阳极和公共阴极显示21、一个班级有80个学生,现采用二进制编码器对每位学生进行编码,则编码器输出至少5位二进制数才能满足要求22.高级有效显示解码器可驱动公共阴极连接数码管23,低级有效显示解码器可驱动公共阳极连接数码管24,高级有效显示解码器可驱动公共阳极连接数码管25,低电平有效显示解码器可以驱动公共阴极连接的数码管26。
由同一CP控制的每个触发器的计数器称为异步计数器()27。
每个触发器具有不同信号源的计数器称为同步计数器()28。
一个触发器可以存储两个二进制数()29和D。
触发器只有时钟脉冲上升沿的有效变化。
第十二章 触发器习题及答案一、填空题1、 触发器有_____个稳态,存储8位二进制信息要______个触发器。
2、 一个基本RS 触发器在正常工作时,它的约束条件是R + S =1,则它不允许输入S =____且R =____的信号。
3、 触发发有两个互补的输出端Q 、Q ,定义触发器的1状态为Q=___________,0状态为_________可见,触发器的状态指的是______端的状态。
4、 一个基本RS 触发器在正常工作时,不允许输入R=S=1的信号,因此它的约束条件是___________。
5、 在一个CP 脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的__________ ,触发方式为__________式或_____________的触发器不会出现这种现象。
6、 触发器是一种由门电路构成并具有两个稳定状态的电路,两个稳定状态分别用来表示和寄存二进制数码______和______。
7、按逻辑功能不同可分为_______触发器______触发器______触发器_____触发器和_____触发器等。
8、按电路结构不同,可分为______触发器,________触发器,________触发器,________触发器等。
9、描述触发器功能的方法有:__________、____________、__________、______________和________________。
10、电路在没有外加信息触发时保持某一状态不变,而这种状态叫____________。
11、防止空翻的触发器结构有_________________________。
12、触发器的基本性质有_____________________________________________。
13、从结构上看,时钟同步R-S 触发器是在R-S 触发器的基础上增加了____________构成的。
14、比结构上看主从结构的触发器是由主触发器和___________组成。
一、判断题1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路()2、RS、JK、D和T四种触发器中,唯有RS触发器存在输入信号的约束条件()3、与非门的输入端加有低电平时,其输出端恒为高电平。
()4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
()5、时序逻辑电路中存在反馈,其输出不仅取决于当时的输入,还与电路的上一个状态有关。
()6、组合逻辑电路的输出只与当时的输入有关,与电路的上一个状态无关,没有记忆功能。
()7、触发器是时序逻辑电路的基本单元。
()8、时序逻辑电路由组合逻辑电路和存储电路构成。
()9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。
()10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关,还与先前的输出状态有关。
()11、译码器、比较器属于组合逻辑电路。
12、数字电路可分为组合逻辑电路和时序逻辑电路。
13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。
14、实现同一逻辑功能的逻辑电路可以不同15、译码是编码的逆过程。
16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20、七段显示译码器有共阳极和共阴极显示器两种接法.21、一个班级有80个学生,现采用二进制编码器对每位学生进行编码,则编码器输出至少5位二进制数才能满足要求22、高电平有效的显示译码器可驱动共阴极接法的数码管23、低电平有效的显示译码器可驱动共阳极接法的数码管24、高电平有效的显示译码器可驱动共阳极接法的数码管25、低电平有效的显示译码器可驱动共阴极接法的数码管26、同一CP控制各触发器的计数器称为异步计数器()27、各触发器的信号来源不同的计数器称为同步计数器()28、1个触发器可以存放2个二进制数()29、D触发器只有时钟脉冲上升沿有效的品种。
《触发器练习》(cardID CHAR(10)primary key,--卡号customerName CHAR(8)NOT NULL,--顾客姓名currentMoney MONEY NOT NULL-- 当前余额)CREATE TABLE transInfo --交易信息表(cardID CHAR(10) NOT NULL, --卡号transType CHAR(4) NOT NULL, --交易类型(存入/支取)transMoney MONEY NOT NULL, --交易金额transDate DATETIME NOT NULL --交易日期默认为当天日期CONSTRAINT DF_transDate DEFAULT(getDate( )))GO/*--插入测试数据:张三开户,开户金额为1000 ;李四开户,开户金额1 ---*/INSERT INTO bank(customerName,cardID,currentMoney) V ALUES('张三','1001 0001',1000) INSERT INTO bank(customerName,cardID,currentMoney) V ALUES('李四','1001 0002',1)完成下列操作:1.建INSERT触发器:在交易信息表transInfo上创建插入触发器。
根据交易类型是支取/存入,减少或增加帐户表(bank)中对应卡号的余额,如果支取的金额小于1,则显示交易失败,撤销刚才的操作,否则修改信息表的信息。
程序代码:CREA TE TRIGGER transInfo_INSERTON transInfo AFTER INSERTASBEGINDECLARE @transMoney MONEY--交易金额DECLARE @CARD CHAR(10)--交易的卡号DECLARE @currentMoney MONEY--现金DECLARE @transType CHAR(4)--交易类型SET @transType=(SELECT transType FROM INSERTED)SET @transMoney=(SELECT transMoney FROM INSERTED)SET @CARD=(SELECT cardID FROM INSERTED)IF(@transType='存入')BEGINUPDA TE bank SET currentMoney=currentMoney+@transMoneyWHERE cardID=@CARDSET @currentMoney=(SELECT currentMoney FROM BANKWHERE cardID=@CARD)PRINT'交易成功!交易金额:'+CONVERT(CHAR,@transMoney)PRINT'卡号:'+@CARD+'余额:'+CONVERT(CHAR,@currentMoney)ENDELSE IF( @transType='支取')IF( @transMoney<1)BEGINPRINT'交易失败'ROLLBACK TRANSACTIONENDELSEBEGINUPDA TE bank SET currentMoney=currentMoney-@transMoneyWHERE cardID=@CARDSET @currentMoney=(SELECT currentMoney FROM BANKWHERE cardID=@CARD)SET @transMoney=-@transMoneyPRINT'交易成功!交易金额:'+CONVERT(CHAR,@transMoney)PRINT'卡号:'+@CARD+'余额:'+CONVERT(CHAR,@currentMoney)ENDEND测试数据:DELETE FROM transInfoSET NOCOUNT ONINSERT INTO transInfo(cardID,transType,transMoney)VALUES('1001 0001','支取',200)INSERT INTO transInfo(cardID,transType,transMoney)VALUES('1001 0002','存入',50000)运行结果:2.创建DELETE 触发器:在交易信息表transInfo上创建删除触发器,如果删除交易信息表的记录,将删除的记录备份到backupT able表中。
触发器习题及其答案1.由与非门组成的基本RS 触发器中输入图P5.1所示R D ’和S D ’的电压波形,试画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.1解:2.已知同步D 触发器CP 和D 端的输入电压波形如图P5.5所示,试画出输出Q端的电压波形。
设触发器的初始状态为Q=0。
图 P5.5解:3.已知同步JK 触发器输入CP 、J 、K 的电压波形如图P5.6所示,试画出输出Q和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.6解:R D ’ S D ’ Q Q ’CPDCPD Q CP J K Q Q ’CP JK4.TTL 边沿JK 触发器如图P5.7(a )所示,输入CP 、J 、K 端的电压波形如图P5.7所示,试对应画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.7解:5.图P5.8(a)~(l)所示各边沿JK 触发器的初始状态都为1状态,试对应图P5.8(m)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
1J Q C1 1K Q ’ CPJ KCP JK QQ ’解:6.图P5.9(a)~(h)所示各边沿D 触发器的初始状态都为0状态,试对应图P5.9(i)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
解:CP Q1-(b)Q5-(f) Q8-(i) CP Q4-(e) Q6-(g) Q7-(h)7.试写出图P5.10所示各触发器的特性方程,并注明使用时钟条件。
解:(b)nnnnnnn QA QQ A AQ QQ A Q11111111)()(=+=⊕=+(c) nn n Q A Q A D Q 2212+===+8.在图P5.12(a)所示的电路中输入图P5.12(b)所示的CP 、A 、B 的电压波形,试写出它的特性方程,并画出输出Q 端的电压波形。
设触发器的初始状态为Q=0。
解:A K J ==⊙B=AB+B ACP 下降沿有效9.根据图P5.14(a)给定的逻辑电路和图P5.14(b)所示CP 的电压波形,试画出Q 0和Q 1端的电压波形。
第五章触发器习题解答【题5.4】画出图 P5.4(a) 中电平触发SR触发器Q和Q’ 端的电压波形。
时钟脉冲CLK和输入S、R的电压波形如图P5.4(b) 所示。
设触发器的初始状态为Q=0。
解:由电平触发器的特性表,可得如上图所示的电压波形。
注意:有不符合SR触发器约束条件的情况,故Q和Q’有一处并不相反!【题5.7】画出图P5.7(a) 中脉冲触发JK触发器输出端Q和Q’的电压波形。
时钟脉冲CLK和输入J、K的电压波形如图P5.7(b) 所示。
设触发器的初始状态为Q=0。
解:由脉冲触发JK触发器的特性表,可得如上图所示的电压波形。
【题5.8】画出图P5.8(a) 中脉冲触发JK触发器输出端Q和Q’的电压波形。
时钟脉冲CLK和输入J、K的电压波如图P5.8(b) 所示。
设触发器的初始状态为Q=0。
解:同脉冲触发JK触发器特性表,可得如上图所示的电压波形。
【题5.11】图P5.11(a) 是带有异步清零端的上升沿触发D触发器,CLK和D 端的电压波形如图P5.11(b) 中所给出。
试画出触发器输出端Q对应的电压波形。
解:Rd=1时,触发器被置0,即Q=0时,由边沿触发D触发器的特性表,可得如上图所示的电压波形。
【题5.13】画出图P5.13(a) 中两个D触发器FF1和FF2的输出端Q1’和Q2’的电压波形。
时钟脉冲CLK和输入端D的电压波形如图P5.13(b)所示。
设触发器的初始状态均为Q=0。
解:FF1触发器发生在CLK下降沿触发;FF2触发器发生在CLK上升沿触发,则电压波形如上图所示。
【题5.14】画出图P5.14(a) 中两个JK触发器FF1和FF2的输出端Q1和Q2的电压波形。
时钟脉冲CLK和输入端J、K的电压波形如图P5.14(a) 所示。
设触发器的的初始状态均为Q=0。
解:FF1触发器发生在CLK下降沿触发;FF2触发器发生在CLK上升沿触发,则Q1、Q2的电压波形如上图所示。
触发器原理练习题触发器是数字电路中常用的一种元件,用于存储和控制信号的状态。
它的原理基于稳态电路和时序逻辑的特性。
了解和熟练掌握触发器的原理对于数字电路的设计和工作原理的理解非常重要。
下面,我们来通过一些练习题来巩固对触发器原理的理解。
1. SR 触发器是最简单的一种触发器,用 S 和 R 两个输入控制其状态。
当 S 和 R 输入同时为 0 时,保持状态不变;当 S 和 R 输入都为 1 时,触发器进入非稳态,输出无法确定。
请说明 SR 触发器的输出在这种情况下会如何变化。
2. D 触发器是一种带有时钟输入的触发器,它的输出 D(t) 取决于输入 D 和时钟信号 CLK 的状态。
在给定的时钟上升沿或下降沿时,输入信号 D 的值会被保存在触发器中。
请问在每个时钟周期内,D 触发器的输出是什么?3. JK 触发器是随后发展出的一种触发器,它在 SR 触发器的基础上进行了改进。
JK 触发器有 J、K 输入和时钟 CLK 输入,它的输出 Q(t)取决于 J、K 和时钟信号的状态。
当 J 和 K 输入同时为 0 时,触发器保持原来的状态;当 J 和 K 输入同时为 1 时,触发器状态取反。
请问 JK 触发器的输出在这两种情况下会如何变化?4. T 触发器是一种特殊的 JK 触发器,它只有一个输入 T 和时钟CLK 输入。
当 T 输入为 0 时,触发器保持原来的状态;当 T 输入为 1 时,触发器状态取反。
请问 T 触发器的输出在这两种情况下会如何变化?通过以上的练习题,我们可以进一步加深对触发器原理的理解。
触发器在数字电路中起着非常重要的作用,可用于存储数据、控制时序逻辑以及实现计数器等功能。
因此,对于设计者来说,熟练掌握触发器的原理和性质,对于设计和优化数字电路至关重要。
除了触发器的基本原理外,还可以进一步学习其它类型的触发器,如带有异步复位功能的 SR 触发器、带有预置功能的 JK 触发器等等。
同时,也可以深入学习触发器的时序特性以及它们在计算机体系结构和数字信号处理中的应用。
同步练习一、填空题1.具有两个稳定状态并能接收、保持和输出送来的信号的电路叫。
2.1级触发器可以记忆二进制信息,1位二进制信息有2种状态。
3.主从结构的触发器主要用来解决。
4.集成触发器有、和3种结构。
5.触发器功能的表示方法有、、和。
6.主从结构的JK触发器存在。
7.由与非门构成的基本RS触发器约束条件是。
Q。
8.试填写如表5.7所示的JK触发器特性表中的1+nQ。
9.试填写如表5.8所示的RS触发器特性表中的1+n10.边沿JK触发器解决了主从JK触发器的问题。
11.根据在CP控制下,逻辑功能的不同,常把时钟触发器分为、、、和5种类型。
12.JK触发器的特性方程为。
13.既克服了空翻现象,又无一次变化问题的常用集成触发器有和两种。
14.维持-阻塞D触发器是在CP 触发,其特性方程为。
15.主从JK触发器克服了钟控电平触发器的毛病,但存在有问题。
16.同步式时钟触发器是高电平触发方式,它存在 毛病。
17.主从型触发器的一次变化问题是指在CP =1期间,主触发器可能且仅能 而带来的问题。
18.N 级触发器可以记忆 种不同的状态。
19.把JK 触发器转换为T ‘触发器的方法是 。
20.把D 触发器转换为T ‘触发器的方法是 。
二、单向选择题1.主从JK 触发器是( )。
①.在CP 上升沿触发 ②.在CP 下降沿触发③.在CP =1的稳态下触发 ④.与CP 无关的2.已知RS 是或非门构成的基本RS 触发器的输入端,则约束条件为( )。
①.RS =0 ②.R +S =1③.RS =1 ④.R +S =03.已知R 、S 是2个与非门构成的基本RS 触发器输入端,则约束条件为( )。
①.R +S =1 ②.R +S =0③.RS =1 ④.RS =04.若JK 触发器的原状态为0,欲在CP 作用后仍保持为0状态,则激励函数JK 的值应是( )。
①.J =1,K =1 ②.J =0,K =0③.J =0,K =d ④.J =d ,K =d5.下列电路中,只有( )不能实现nn Q Q =+16.T 触发器特性方程( )。
《触发器》练习1、设计一个简单的AFTER INSERT触发器,这个触发器的作用是:在插入一条记录的时候,发出“又添加了一个学生的成绩”的友好提示。
CREATE TRIGGER score_insertON scoreAFTER INSERTASBEGINPRINT '又添加了一个学生的成绩'ENDGO2、设计一个简单的AFTER UPDATE触发器,这个触发器的作用是:在修改一条记录的时候,发出“又修改了一个学生的成绩”的友好提示。
CREATE TRIGGER score_updateON scoreAFTER UPDATEASBEGINPRINT '又修改了一个学生的成绩'ENDGO3、设计一个简单的AFTER DELETE触发器,这个触发器的作用是:在删除一条记录的时候,发出“又删除了一个学生的成绩”的友好提示。
CREATE TRIGGER score_deleteON scoreAFTER DELETEASBEGINPRINT …又删除了一个学生的成绩'ENDGO5、在score表上创建一个instead of insert触发器,实现:当向表score 插入记录时检查分数的合理性,如果不合理就不进行插入操作,否则允许。
create trigger score_insert_insteadon scoreinstead of insertasbeginset nocount ondeclare @sname varchar(10),@chinese int,@maths int,@english intselect@sname=sname,@chinese=chinese,@maths=maths,@english=english from insertedif(@chinese<0 or @chinese>100 or @maths<0 or @maths>100 or @english<0 or @english>100)print '分数不合理'elseinsert into score values(@sname,@chinese,@maths,@english)end6、在score表上创建一个instead of delete触发器,实现:当从表score 删除记录时检查各课程的成绩是否为空,如果为空就不允许进行删除操作,否则允许。
create trigger score_delete_insteadon scoreinstead of deleteasbeginset nocount ondeclare @sname varchar(10),@chinese int,@maths int,@english int select@sname=sname,@chinese=chinese,@maths=maths,@english=english from deletedif(@chinese is null or @maths is null or @english is null)print '成绩为空,不能删除该记录'elsedelete from score where sname=@sname7、在score表上创建一个instead of update触发器,实现:当从表score 更新记录时检查当前用户是否是dbo,如果不是dbo就不允许进行更新操作,否则允许。
create trigger score_update_insteadon scoreinstead of updateasbeginset nocount ondeclare @sname1 varchar(10),@sname2 varchar(10),@current_user varchar(10)select @sname1=sname from insertedselect @sname2=sname from deletedif(current_user !='dbo')print '不是dbo用户不能修改学生姓名信息'elseupdate score set sname=@sname1 where sname=@sname2end8、在视图v_score创建一个instead of insert触发器,实现:从视图v_score插入记录时,提示…从视图v_score插入一条记录‟。
create trigger v_score_inserton v_scoreinstead of insertasbegininsert into score select * from insertedprint ‘从视图v_score插入了一条记录'end9、建立一个DDL触发器,用于保护数据库中的数据表不被修改,不被删除。
CREATE TRIGGER 禁止对数据表操作ON DATABASEFOR DROP_TABLE, ALTER_TABLEASPRINT '对不起,您不能对数据表进行操作'ROLLBACK10、建立一个DDL触发器,用于保护当前SQL Server服务器里所有数据库不能被删除。
CREATE TRIGGER 不允许删除数据库ON all serverFOR DROP_DATABASEASPRINT '对不起,您不能删除数据库'ROLLBACK11、现在,在demodb数据库里建一个操作记录表,用来记录所有数据表的操作,无论是对哪个数据表进行了插入、更新或删除,都可以把操作内容和操作时间记录到操作记录表里。
操作记录表(编号int identity(1,1) NOT NULL,操作表名varchar(50) NOT NULL,操作语句varchar(2000) NOT NULL,操作内容varchar(2000) NOT NULL,操作时间datetime NOT NULLCONSTRAINT DF_操作记录表_操作时间DEFAULT (getdate()))类别(类别名称varchar(20),类别说明varchar(30))CREATE TRIGGER 操作记录表_InsertON 操作记录表AFTER INSERTASBEGINPRINT '数据库又有记录变动了'ENDCREATE TRIGGER 类别_InsertON 类别AFTER INSERTASBEGINDeclare@类别名称nvarchar(15),@说明nvarchar(max)set @类别名称=(select 类别名称from inserted)set @说明= (Select 类别说明from inserted)INSERT INTO 操作记录表(操作表名,操作语句,操作内容)V ALUES('类别表','插入记录','类别名称:'+@类别名称+',说明:'+@说明)END12、给score表创建一个after insert触发器,实现:当向score插入记录时,提示‘向score表插入了内容为:…的记录’,也就是把插入表中的记录信息显示出来。
(例“向score表插入了内容为:张丽,80,90,70的记录”)13、给score表创建一个after insert触发器,实现:更新score表时,提示‘把score表内容为:…的记录更新为:…’,也就是把更新表中的记录信息显示出来。
(例“把score表内容为:张丽,80,90,70的记录更新为:张丽,80,90,90”)14、给score表创建一个after delete触发器,实现:当向score删除记录时,提示‘从score表删除了内容为:…的记录’,也就是把删除的记录信息显示出来。
(例“从score表删除内容为:张丽,80,90,70的记录”)15、给sell表创建一个after insert 触发器,实现:当向sell插入一条记录时,修改stock表中的stock_amount(库存数量),值等于stock_amount-sell_amount,还有修改时间modified_date,并显示相应的提示信息:“库存量还剩余stock_amount-sell_amount”,当(stock_amount-sell_amount)<0时,不允许进行插入操作,即操作回滚,并显示相应的提示信息:“库存量不足,只有stock_amount”。
附stock、sell表信息stock(prod_id char(10),prod_name varchar(10),unit_price int,stock_amount int,modified_date datetime)sell(order_id int identity(1,1),prod_id char(10),sell_amount int,sell_date datetime,Saler varchar(10))16、在sell表中创建一个instead of insert触发器,实现15题的功能。
17、在stock表中创建一个after delete触发器,实现:当删除stock 表中记录时,如果记录的stock_amount不为零,则记录不能删除,即操作回滚,并显示提示信息:“库存量不为零,记录不能删除”,否则显示提示信息:“记录删除了”。