第5章 触发器

第五章 触发器 P87触发器：具有存储功能5．1 基本RS 触发器 P87 5．1．1 电路结构和工作原理① 双稳态电路。

用Q 来表示触发器的状态：当1=Q ，0=Q 时 ─────── 触发器处于1状态。

当0=Q ，1=Q 时 ─────── 触发器处于1状态。

注意：n Q 表示触发器的原状态，1+n Q 表示触发器的新状态（次状态）。

② 当0=D R ，1=D S 时，无论触发器原来处于何状态， 11=+n Q，01=+n Q， 称触发器被置0（复位，复0）。

③ 当0=D S ，1=D R ，时，无论触发器原来处于何状态 11=+n Q ，01=+n Q， 称触发器被置1（置位）。

④ 当1=D R ，1=D S 时， n n Q Q =+1，nn Q Q=+1，称触发器保持原状态。

⑤ 当0=D R ，0=D S 时，1+n Q 和1+n Q 输出均为1，而当D R ，D S 同时由0变为1时，触发器的新状态不确定，即φ=+1n Q ，该情况一般应避免。

因此，RS 触发器的约束条件为：1=+D D S R 。

&&&S DR DQQ&Q QS DR DS DR DQQ 图5-1 基本RS触发器（a）电路（b）符号（c）有反馈5．1．2 基本RS触发器的功能描述P88 1．状态转移真值表（状态表）描述触发器逻辑功能的函数表达式称为触发器的特征方程或状态方程，可由次态卡诺图求得：nDDn QRSQ+=+1……………………………………（5-1）1=+DDRS（约束条件）3．状态转换图和激励表4．波形图P89 图5-4表5-2基本R S触发器激励表图5-3 基本RS触发器的状态图R D=1DS DR DQQ0123456不定图5-4 基本RS触发器波形图5．2．1 钟控RS 触发器 P89① 逻辑电路和逻辑符号（P90 图5-5）② 工作原理（特征方程）：CP R R D ∙= CP S S D ∙= 当CP=0时：1==D D S R ，n n Q Q =+1，触发器保持原状态。

当CP=1时：R R D =，S S D =，（代入5-1式：n D D n Q R S Q +=+1） 特征方程： n n Q R S Q ∙+=+1 约束条件为：0=∙S R ③ 状态转移真值表和激励表 P90R=0S=0不定图5-6 钟控RS触发器状态图和波形图(a)状态图(b)波形图CPRSQ&&S DR D Q Q1S 1RQQ（a）逻辑电路（b）逻辑符号&&A B C D SRCPC1图5-5 钟控RS触发器① 逻辑电路和逻辑符号（P91 图5-7）② 工作原理（特征方程）： CP D S D ∙=CP D CP CP D CP CP D CP S R D D ∙=∙+=∙∙=∙=)( 当CP=0时：1==D D S R ，n n Q Q =+1，触发器保持原状态。

当CP=1时：D S D =，D R D =，（代入5-1式：n D D n Q R S Q +=+1） 特征方程： D Q D D Q n n =∙+=+1 （无约束条件）。

③ 状态转移真值表和激励表 P91④ 状态图和波形图注意：由于钟控D 触发器的新状态（CP 作用下）为D ，常称为数据锁存器，在需锁存数据的场合可选用该器件。

&&S DR D Q Q（a）逻辑电路&&A B C DDCP1D QQ（b）逻辑符号C1CPD=1图5-8 D触发器状态图和波形图(a)状态图(b)波形图CP DQ5．2．2 钟控T 触发器和T '触发器 P91 ① 逻辑电路和逻辑符号（P91 图5-9）② 工作原理（特征方程）：nQ T S ∙=，n Q T R ∙=由于在正常工作时，nQ 和nQ 为互补，因此，T （R 和S ）无约束条件。

CP Q T S nD ∙∙= CP Q T R n D ∙∙=当CP=0时：1==D D S R ，n n Q Q =+1，触发器保持原状态。

当CP=1时：nD Q T S ∙=，n D Q T R ∙=，（代入5-1式：n D D n Q R S Q +=+1）nnnnnn nn nn Q T QT Q T QQ T Q T QQ T Q T Q⊕=∙+∙=∙++∙=∙∙+∙=+)(1③ 状态转移真值表和激励表 P92④ 状态图和波形图&&S DR D Q Q（a）逻辑电路&&A B CDTCP1T QQ（b）逻辑符号C1CP图5-9 T触发器逻辑电路和符号图5-10 T触发器状态图⑤ T '触发器当1=T 固定时，构成T '触发器，其特征方程为： n n Q Q =+1来一个脉冲，翻转一次，称为计数触发器（或T '触发器）。

5．2．4 钟控JK 触发器① 逻辑电路和逻辑符号（P93 图5-11）② 工作原理（特征方程）：nQ J S ∙=，n Q K R ∙=由于在正常工作时，由于n Q 和nQ 为互补， J 和K 无约束条件。

CP Q J S nD ∙∙= CP Q K R n D ∙∙=当CP=0时：1==D D S R ，n n Q Q =+1，触发器保持原状态。

当CP=1时：n D Q J S ∙=，n D Q K R ∙=，（代入5-1式：n D D n Q R S Q +=+1） 特征方程：n nn n n n n Q Q K Q T Q Q K Q J Q ∙++∙=∙∙+∙=+)(1 n nQ K Q J ∙+∙=&&S DR D Q Q（a）逻辑电路&&A B CDJCPQQ（b）逻辑符号CPK 1J 1KC1图5-11 JK触发器逻辑电路和逻辑符号④ JK 触发器的状态图5．2．5 电位触发方式的工作特点 P93 （T '触发器的空翻问题）。

① 上述四钟触发器（钟控RS 触发器，钟控D 触发器，钟控T 触发器，钟控JK 触发器）均右四与非门构成。

当CP=0，触发器保持原状态；CP=1期间，接受外部输入信号，状态发生变化，称为电位工作方式。

② 对于钟控T 触发器，钟控JK 触发器，该触发器将n Q 和nQ 用作引导信号，一般存在“空翻”现象，分析如下：设：1=T ，（或1==K J ），0=n Q ，1=nQ ，门的平均延迟为pd t ，在CP 上升沿未到达前，电路状态如图所示：由于Q 和Q 的引导作用，D 门开（对CP 而言），C 门关。

● CP 上升沿到达（0t 时刻），经一级门延迟0=D S ，对基本RS 触发器进行置1操作，经二级门延迟Q 由0变为1，经三级门延迟Q 由1变为0，至此完成了基本RS 触发器进行置1操作；由于基本RS 触发器状态发生了变化，原先的引导作用将也发生变化：经二级门延迟C 门将打开，经三级门延迟D 门将关闭。

图5-12 T触发器状态图J=1p dp dT’触发器空翻工作过程● 可知 ⑴：要使触发器可靠转换，CP 宽度需大于pd t 2。

⑵：当CP 宽度大于pd t 2时，将在D R 端出现复0信号（延迟pd t 2后）， 因此，当CP 较宽时，触发器将出现“空翻”现象，使触发器无 法正常工作。

⑶：实际为使触发器正常工作，须pd pd t CP t 32≤≤，实际不可行。

⑷：上述钟控T 触发器，钟控JK 触发器不是功能完善的触发器。

5．3 集成触发器 P94 5．3．1 主从触发器 P945．3．1 主从JK 触发器工作原理1． 主从JK 触发器工作原理● 当=CP ，0=CP 时，从触发器被封锁，保持原状态；主触发器接受JK 信号：n D KQ R =主，nD Q J S =主nn nnD D n Q KQ Q J Q R S Q 主主主主主+=+=+1●当 0=CP ，1=CP 时，主触发器被封锁，保持原状态；从触发器接受输入信号：+=n D Q R 主，1+=n D Q S 主1111++++=+=+=n nn n n D D n Q QQ Q Q R S Q 主主主&&S DR DQQ&&1234&&S D 主R D 主Q 主&&56781KJ主触发器从触发器1QQQQJ KCP从触发器主触发器图5-15 主从JK触发器图5-15 主从触发器框图Q 主CPCPCP● 结论：CP 下降沿到达后，从触发器接受主触发器状态，在CP 为低电平状态，主、从触发器状态保持一致，即n n Q Q =主（触发器在CP 上升沿到达前主、从触发器状态一致，则：n n nn n Q KQ Q J Q Q 主主+==++11……………再将n nQ Q =主代入 n nn nnn Q K Q J Q Q K Q J Q +=++=+)(1● 主从JK 触发器的特征方程简写为：Q K Q J Q n +=+1（与前述JK 触发器同）。

2．主从JK 触发器的一次翻转主从JK 触发器在CP 高电平（电位型）接受输入信号（J ，K ），但具有一次翻转特性，在CP 下降沿置定输出状态。

（此处结合逻辑图讲）3．主从JK 触发器的脉冲工作特性① CP 上升沿到达时，JK 信号已稳定，且在CP 为高电平期间保持不变。

② CP 的高电平维持时间应大于等于pd t 3，以确保主触发器状态转换。

③ CP 的低电平维持时间应大于等于pd t 3，以确保从触发器状态转换。

④ CP 信号的最高频率为pdCPLCPH t t t 611=+。

CP J K Q 主Q 主Q Qt 0t 1t 3t 4t 20000011111110111图5-16 主从JK触发器的一次操作5．3．2 边沿触发器 P97① 触发器仅在CP 的某一约定跳变到来时，才接收输入信号。

② 在CP=0或CP=1期间，输入信号变化不会引起触发器状态变化。

1．维持 ─ 阻塞D 触发器⑴．电路工作原理（电路实际由多个基本RS 触发器构成）工作过程一：（以维持 ─ 阻塞原理来讲，与书上讲法不同，维持 ─ 阻塞原理 可用于别的场合）。

① 设0=CP ，0=Q ，1=Q ，1=D ，此时，电路的状态如图所示：门3开（对CP 而言），门4关。

② CP 上升沿到达：门3输出变为0（一级门延迟），置1维持线②使门5保持输出1（维持置1操作），阻塞置0线③使门4输出保持1（阻塞置0操作），使1=Q （二级门延迟），0=Q （三级门延迟）；此期间D 变化不影响触发器状态转换，设D 变为0，门6输出1。

③ CP 维持高电平：门3仍输出0，既门3将输出一个完整的CP 信号。