基于FPGA的视频采集控制设计
- 格式：pdf
- 大小：125.55 KB
- 文档页数：3
邮局订阅号：８２－９４６３６０元／年技术创新ＰＬＤＣＰＬＤＦＰＧＡ应用《ＰＬＣ技术应用２００例》您的论文得到两院院士关注基于ＦＰＧＡ的视频采集控制设计ＤｅｓｉｇｎｏｆＶｉｄｅｏＤａｔａＡｃｑｕｉｓｉｔｉｏｎＣｏｎｔｒｏｌＳｙｓｔｅｍＢａｓｅｄｏｎＦＰＧＡ（中国海洋大学）尹德安李欣Ｙｉｎ，Ｄｅ－ａｎＬｉ，Ｘｉｎ摘要：在视频采集系统中，需要根据不同的系统要求对视频采集进行控制。
本文介绍了一种使用ＦＰＧＡ进行视频采集控制的设计与实现方案，该系统采用了灵活可配置的ＦＰＧＡ芯片对视频解码芯片ＳＡＡ７１１４Ｈ进行视频采集控制，使之在不改动系统硬件电路的条件下，只要根据不同的系统需要进行不同的ＦＰＧＡ配置，就可以将该视频采集系统应用到各种视频信号处理系统中。
关键词：ＦＰＧＡ；ＳＡＡ７１１４；视频采集控制中图分类号：ＴＮ９４１文献标识码：ＢＡｂｓｔｒａｃｔ：Ｉｎｖｉｄｅｏｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍ，ｄｉｆｆｅｒｅｎｔｓｙｓｔｅｍｍｕｓｔｈａｖｅｄｉｆｆｅｒｅｎｔｓｙｓｔｅｍｃｏｎｔｒｏｌｌｅｒ．ＡｖｉｄｅｏｄａｔａａｃｑｕｉｓｉｔｉｏｎｃｏｎｔｒｏｌｌｅｒｓｙｓｔｅｍｂａｓｅｄｏｎＦＰＧＡｉｓｐｒｅｓｅｎｔｅｄｈｅｒｅ．Ｓｐｅｃｉａｌｖｉｄｅｏｄｅｃｏｄｅｒｓａａ７１１４ＨａｎｄｆｌｅｘｉｂｌｅｃｏｎｆｉｇｕｒａｂｌｅＦＰＧＡａｒｅｕｓｅｄｉｎｔｈｉｓｄｉｇｉｔａｌｖｉｄｅｏｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍ．Ｂａｓｅｄｏｎｄｉｆｆｅｒｅｎｔｕｓｅａｎｄｄｉｆｆｅｒｅｎｔｓｙｓｔｅｍｃｏｎｆｉｇｕｒａｔｉｏｎ，ｔｈｉｓｓｙｓｔｅｍｃａｎｂｅｕｓｅｄｉｎｄｉｆｆｅｒｅｎｔｄｉｇｉｔａｌｖｉｄｅｏｐｒｏｃｅｓｓｓｙｓｔｅｍｗｉｔｈｏｕｔａｎｙｃｈａｎｇｅｉｎｈａｒｄｗａｒｅｄｅｓｉｇｎ．Ｋｅｙｗｏｒｄｓ：ＦＰＧＡ；ＳＡＡ７１１４Ｈ；ＶｉｄｅｏＤａｔａＡｃｑｕｉｓｉｔｉｏｎＣｏｎｔｒｏｌ文章编号：１００８－０５７０（２００６）０９－２－０１５９－０２引言视频采集压缩系统是计算机视频应用的前端设备，其主要作用是将模拟视频信号转换成数字视频信号并进行压缩和传输。
近年来，视频信号的采集和编码压缩技术得到了迅速发展和广泛的应用，视频信号采集和压缩系统已经高度的集成化和智能化。
目前很多视频采集压缩系统是基于ＣＰＬＤ＋ＣＰＵ（ＤＳＰ或者ＡＳＩＣ）的结构进行设计的。
它们应用ＣＰＬＤ来控制视频信号的采集和存储，采用ＤＳＰ或者ＡＳＩＣ来实现视频信息的压缩编码。
随着人们对系统集成度要求的不断提高，同时ＦＰＧＡ的性能和集成度大大的提高，采用一片ＦＰＧＡ来实现整个系统已经成为了一个新的发展方向。
在“视频采集与编码压缩系统”课题的研究中，需要先将模拟视频信号数字化，然后采用ＦＰＧＡ进行视频压缩处理，最后通过以太网接口传送压缩后的数字视频信号。
本文针对该研究课题设计了一种使用ＦＰＧＡ对视频解码芯片进行控制的视频采集系统。
该系统采用视频解码芯片ＳＡＡ７１１４Ｈ采集模拟视频信号，并在ＦＰＧＡ芯片内部构造一个乒乓操作进行视频采集控制和存储操作，从而实现了视频采集和数据处理的连续性，提高了系统可靠性和集成度，使整个系统更加灵活。
１采集控制系统设计１．１硬件结构视频采集控制系统原理框图如图１所示。
考虑到系统成本及性能，视频解码芯片选用Ｐｈｉｌｉｐｓ公司的ＳＡＡ７１１４Ｈ；ＦＰＧＡ选用Ａｌｔｅｒａ公司的ＣｙｃｌｏｎｅＩＩ系列ＥＰ２Ｃ３５，它内部集成大约３万５千个逻辑单元（ＬＥ），完全能够满足系统中采集控制模块、帧存读写控制模块和编码压缩模块的要求；缓存选用ＩＳＳＩ的ＩＳ６１ＬＶ２５６，容量是２５６ＫＢ。
图１视频采集控制原理框图１．１．１视频解码芯片ＳＡＡ７１１４Ｈ本系统采用Ｐｈｉｌｉｐｓ公司的视频解码芯片ＳＡＡ７１１４Ｈ。
它具有６路模拟视频输入、２个模拟预处理通道、芯片内部集成了抗混迭滤波和梳状滤波等，这给硬件设计带来很大方便。
场同步信号ＩＧＰＶ、行同步信号ＩＧＰＨ、有效图像数据输出信号ＩＤＱ、时钟输出信号ＩＣＬＫ都有管脚直接引出，省去了以往的时钟同步电路的设计，系统的可靠性也有所提高。
系统内部锁相环技术的集成降低了设计复杂度。
ＳＡＡ７１１４Ｈ提供了三个数字视频输出端口：Ｘ口（ｅｘｐａｎｓｉｏｎｐｏｒｔ）、Ｉ口（ｉｍａｇｅｐｏｒｔ）和Ｈ口（ｈｏｓｔｐｏｒｔ）。
Ｘ端口可以输出没有尹德安：硕士基金项目：国家８６３项目（２００１ＡＡ６１２０３０）１５９－－技术创新中文核心期刊《微计算机信息》（嵌入式与ＳＯＣ）２００６年第２２卷第９－２期３６０元／年邮局订阅号：８２－９４６《现场总线技术应用２００例》ＰＬＤＣＰＬＤＦＰＧＡ应用经过缩放的图像，宽度为８位。
Ｉ口可以采用８位数据宽度输出缩放后的视频，它与Ｈ结合起来可以实现１６位数据宽度的输出。
本系统采用Ｉ口８位数据宽度输出。
图２是以Ｉ口为输出口的时序图。
ＩＣＬＫ是ＳＡＡ７１１４输出的采样时钟的倍频信号，即２７ＭＨｚ。
时钟信号的上升沿有效。
ＩＤＱ为数据有效指示信号，高电平代表Ｉ口输出的数据有效。
ＩＰＤ［７：０］代表Ｉ口的８位数据口，亮度Ｙ和色差Ｃｂ、Ｃｒ信号都从该端口输出。
ＩＧＰＨ信号上升沿表示开始采集视频图像中的一行，下降沿表示行消隐信号开始。
图２ＳＡＡ７１１４接口时序图１．１．２可编程器件ＥＰ２Ｃ３５ＥＰ２Ｃ３５是Ａｌｔｅｒａ公司的现场可编程逻辑器件，是一种具有丰富的可编程逻辑单元的现场可编程门阵列（ＦＰＧＡ），具有在系统编程、使用方便灵活的特点。
其主要功能特点如下：多达３５个１８×１８乘法器；片内嵌入式存储器高达４８０Ｋｂｉｔｓ；外部存储器高速接口；ＤＳＰＩＰ内核等。
它内部有３万５千个可用逻辑单元，相当于４００Ｋ个逻辑门，完全可以将视频采集控制模块、帧存读写控制模块和视频压缩模块集成在一个ＦＰＧＡ里面。
１．１．２视频帧缓存根据系统的要求，采集压缩的图像是ＣＩＦ（３５２×２８８），４：２：０格式的，因此采集一帧图像的大小是３５２×２８８×１．５＝１５２０６４Ｂ，所以视频帧缓存的容量选用２５６ＫＢ。
考虑到ＳＲＡＭ高速、接口简单，该系统选用ＩＳＳＩ公司的ＳＲＡＭ：ＩＳ６１ＬＶ２５６８，容量为２５６ＫＢ。
１．２采集系统工作过程根据图１的原理框图，当系统复位后首先对视频解码芯片ＳＡＡ７１１４Ｈ进行初始化配置。
当初始化配置成功后，ＳＡＡ７１１４Ｈ便开始工作，将ＣＣＤ摄像头输出的模拟视频信号转换为数字信号，输出的视频信号是３５２×２８８、ＹＵＶ４：２：０格式的ＣＩＦ信号。
ＦＰＧＡ根据ＳＡＡ７１１４Ｈ输入的控制信号对视频信号进行采集，输出对应的帧储存地址信号和读写控制信息，然后将采集的视频信号储存在帧存中；同时，ＦＰＧＡ根据后面编码模块的控制信息，产生对应的读视频数据地址和使能控制信号进行视频数据的读操作，然后送出视频数据到后面的编码压缩模块。
在采集系统中采用了２片ＳＲＡＭ，它们以乒乓方式工作，一片用于存储当前Ａ／Ｄ转换后的图像数据，另一片存储正在进行编码的图像数据。
在当前图像帧编码完成并且采集完一帧图像后，２片ＳＲＡＭ进行通道切换，从而实现图像的实时连续处理。
２采集控制系统的实现参照采集系统时序要求，本文用ＶｅｒｉｌｏｇＨＤＬ编写了ＦＰＧＡ采集控制模块和帧存读写控制模块。
（１）视频采集控制模块：根据ＳＡＡ７１１４Ｈ输出的信号，系统进行视频图像信号的读取，并保存数字图像数据，产生相应的数据存储地址信息和乒乓切换开关信号。
（２）帧存储读写控制模块：根据采集控制模块的地址信号，乒乓切换信号和编码模块读取数据信号进行帧缓存数据的读写控制。
２．１信号接口（１）ＦＰＧＡ主要外围接口：输入部分：视频图像数据ＩＰＤ［７：０］，数据输出有效信号ＩＤＱ，行同步信号ＩＧＰＨ，场同步信号ＩＧＰＶ，奇偶场标志信号ＦＩＤ，时钟信号ＩＣＬＫ。
输出部分：视频图像数据Ｄ１［７：０］、Ｄ２［７：０］，地址信号Ａ１［１７：０］、Ａ２［１７：０］，读数据使能信号ＲＤ１、ＲＤ２，写数据使能信号ＷＲ１、ＷＲ２。
（２）ＦＰＧＡ内部接口：编码模块与采集模块之间的接口有读数据地址Ａ３［１７：０］，数据Ｄ［７：０］，读信号ＲＤ３，编码完一帧图像指示信号ｅｎｃｏｄｅ＿ｏｋ，编码采集正常切换信号Ｆ＿ｆｒａｍｅ。
２．２实现过程根据要求具体实现的方法是：当编码模块压缩完一帧图像后，ｅｎｃｏｄｅ＿ｏｋ信号被置为高电平。
当ＦＩＤ信号从高变为低时候，就表示视频采集模块已经采集完一帧图像。
在正常情况下，编码完一帧图像的时间比采集一帧的时间要小一些。
这样，当编码完一帧在采集完一帧之前，则采集控制模块就进行正常的乒乓切换采集通道操作，它将两个片外存储器的角色互换，并触发压缩模块对刚采集的帧进行压缩，采集模块对刚才压缩的帧存覆盖，此时Ｆ＿ｆｒａｍｅ信号有效；如果采集完一帧在编码完一帧之前，即压缩模块的速度慢于采集模块的速度，采集模块将覆盖刚刚采集的帧，此时会出现视频帧丢失现象。
因此，为了防止视频帧的丢失，编码模块编码一帧图像的速度必须高于采集一帧图像的速度。
２．３仿真结果图３视频采集控制系统仿真波形图该采集系统通过ＭｏｄｅｌＳｉｍ６．０仿真，（转１６３页）１６０－－邮局订阅号：８２－９４６３６０元／年技术创新ＰＬＤＣＰＬＤＦＰＧＡ设计与应用《ＰＬＣ技术应用２００例》您的论文得到两院院士关注４中设定计数器的初值设置为１２８，工频电压的频率是时钟频率的２５６倍，故初始触发脉冲的输出在工频电压波形的中央。
随着电压减脉冲和电压增脉冲的输入（即“调压”）触发脉冲输出时刻改变；设定计数器的输出Ｃｎｔ＿ｏｕｔ可指示触发脉冲的输出时刻，在图５中可得触发脉冲输出时刻的改变正好是电压增减脉冲的差值，验证了工作原理。
４结束语本文作者创新点是单片机的中断服务程序和ＣＰＬＤ的时间分割法；两种方法都采用了独特的思想，且有创新意识。
基于单片机和ＣＰＬＤ的调压电路在实际应用中体现出以下特点：电路结构简单，调试方便；成本低，除双向晶闸管和光电耦合器外均为一般的电阻电容；单片机仅在需要改变电压时由内部程序对光电耦合器进行操作，其余时刻电路保持最后一次操作所确定的功率，不需要单片机不断地对Ｉ／Ｏ引脚进行操作以产生控制脉冲，不占用片内的定时器，软件编写十分方便，适用范围广；ＣＰＬＤ由内部形成的计数器、选择器、比较器完全体现了它的集成度高，经软件下载至芯片后即可工作。
单片机和ＣＰＬＤ分别实现三相调压电路的方法有较大的差别，从原理上说是一致的。
结合一定的软硬件环境，将这两种方法融入具体的控制系统中，可以灵活地控制电源各相线的电压。
参考文献：［１］谢子殿，朱秀．基于Ｐ８９Ｃ５１ＲＤ２单片机控制的智能化路灯节能装置的设计［Ｊ］．微计算机信息，２００５，７［２］ＭｉｃｈａｅｌＤ．Ｃｉｌｅｔｔｉ（美）．ＡｄｖａｎｃｅｄＤｉｇｉｔａｌＤｅｓｉｇｎＷｉｔｈｔｈｅＶｅｒｉｌｏｇＨＤＬ．电子工业出版社，２００４．２［３］苏开才．电力电子技术基础．华南理工大学出版社，２００３．１２：１３５－１４３［４］陈志斌，卓家靖．基于单片机和ＣＰＬＤ的嵌入式脉冲发生器设计［Ｊ］．微计算机信息，２００５，２作者介绍：吴松炎（１９８２．９－），女，汉族，通信与信息系统专业研究生研究生，研究方向为图像通信、地面数字电视传输及其标准，Ｅ－ｍａｉｌ：ｓｏｎｇｙａｎ＿ｗｕ＠ｓｊｔｕ．ｅｄｕ．ｃｎ余松煜（１９４１－），男，汉族，教授，博士生导师。
