计数器

§3.4 触发器实验触发器属于时序逻辑电路，时序电路的特点是：在任何时刻的输出不仅和输入有关，而且还取决于电路原来的状态。

本实验研究计数器、寄存器，他们都是比较典型、应用很广的时序电路；而触发器则是组成时序电路的基本逻辑单元，它具有记忆存储功能。

知识目标（1）熟悉常用触发器的逻辑功能； （2）熟悉触发器间逻辑功能的转换方法。

技能目标（1）掌握触发器逻辑功能的测试方法； （2）了解触发器的一些简单应用及故障检查。

一、实验原理与说明（1）触发器具有两个稳态，用以表示逻辑状态“1”或“0”，可以保存一位二进制信息。

（2）利用触发器可以构成计数器、分频器、寄存器、时钟脉冲控制器等。

从逻辑功能分，较常用的触发器有R －S 触发器、D 触发器、J －K 触发器。

二、实验仪器与设备数字电路实验箱1个，万用表1只，四二输入与非门74LS00、集成JK 触发器74LS112、集成双D 触发器74LS74、四D 触发器74LS175、双四输入与非门74LS20各1片。

三、实验内容及步骤1、基本RS 触发器逻辑功能测试用与非门74LS00原理图如图3-4-1所示，可以构成一个基本RS 触发器，如图所示，触发器的输入端R 、S 分别接入逻辑控制电平，Q 输出端接发光二极管，按表进行逻辑功能测试，注意观察触发器的状态变化，总结基本RS 触发器的逻辑功能，如表3-4-1所示。

表3-4-1 基本RS 触发器功能表图3-4-1 基本RS 触发器原理图2（1）如图3-4-2所示是集成双JK 触发器74LS112；如图3-4-3所示是双D 触发器74LS74芯片引脚图。

熟悉各引脚的功能及使用。

图3-4-2 74LS112引脚图 图3-4-3 74LS74引脚图（2）异步复位和置位端的功能测试。

如图3-4-4所示是JK 触发器的逻辑符号，将芯片DR 和DS 端分别接在逻辑电平的控制开关插孔，CP 端、J 端、K 端均为任意状态，测试JK 触发器的输出状态并将结果填入表3-4-2中。

注：×表示任意状态。

图3-4-4 JK 触发器的逻辑符号（3）JK 触发器逻辑功能测试将74LS112中一组触发器的D R ＝D s ＝1，CP 端接单次脉冲，触发器的输入端J 、K 接入逻辑电平控制开关，Q 输出端接LED 显示器（发光二极管），按表的要求，测试输出端Qn+1的逻辑电平，注意观察触发器Q n+1的状态在脉冲的什么沿翻转，将测试结果填入表3-4-3中。

表3-4-3 JK 触发器逻辑功能测试表（4）动态测试使触发器端的D R＝D s ＝1，J ＝K ＝1，CP 端接1khz 连续脉冲，用示波器观察与CP 的波形，注意其波形对应关系，画出波形图，分析输入－输出频率的关系，说明电路具有分频作用。

（5）D 触发器的逻辑功能测试。

将74LS74其中一组D 触发器的异步复位端D R 、置位端D s 和触发器输入端D 分别接逻辑电平控制开关，CP 端接在手动单次脉冲信号源输出插孔，按表的赋值要求，测试输出端Qn+ 1的逻辑状态值，将测试结果填入表3-4-4中。

表3-4-4 集成边沿D 触发器74LS74功能测试表3、触发器的功能转换（1）将JK 触发器转换D 触发器，比较两触发器的特性方程 JK 触发器：Q n+1＝J n Q ＋K QnD 触发器Q n+1＝D ＝D （n Q ＋Q n）＝D n Q ＋D Q n可以发现，当J ＝K ＝D ，就可以把JK 触发器转换为D 触发器，按如图3-4-5所示连接线路，对照D 触发器功能测试表，验证电路功能。

图3-4-5 JK触发器转换成D触发器图3-4-6 D触发器转换成T’触发器、Q，D触发器的特性（2）将D触发器T’转换触发器。

T’触发器的特性方程为Q n+1＝nQ即可转换T’触发器。

按如图3-4-6所示连接线路，在方程为Q n+1＝D，所以只需使D＝nCP输入端加1khz连续脉冲信号，用双踪示波器同时观察输入脉冲CP和输出端Q端的波形。

说明触发器如何成二分频器。

四、注意事项（1）注意触发器功能测试的时序。

（2）注意实验操作中对RS触发器的“不定”状态处理。

要求实验报告：（1）比较基本RS触发器、JK触发器和D触发器的逻辑功能、触发方式有何不同？用文字或表格表述。

（2）为什么说T′触发器可作为一个二分频器。

试用波图3-4-7 消抖动开关电路形图说明。

思考题1、用与非门构成的基本RS触发器的约束条件是什么？如果改用或非门构成基本RS触发器，其约束条件有何不同？2、由与非门、电阻R和开关S组成的消抖动开关电路如图3-4-7所示，说明电路消抖动的原理。

§3.5 计数器逻辑功能及应用知识目标：（1）认识计数器的组成及其工作原理；（2）学会利用集成计数器构成N进制计数器。

技能目标：（1）掌握中规模时序电路集成芯片－计数器的逻辑功能测试方法；（2）熟悉中规模集成芯片－计数器、译码器及显示器的应用。

一、实验原理与说明（1）计数器是用来统计输入计输脉冲个数的电路。

它除了可用来计数、分频外，还广泛用于数字测量、运算和控制，是一种应用十分广泛的时序电路，是现代数字系统中不可缺少的组成部分。

（2）利用触发器和门电路可以构成N为任意进制计数器。

目前，无论是TTL还是CMOS集成电路，市场都有品种较齐全的中规模集成计数器。

在实际使用中，主要利用中规模集成计数器来构成N进制计数器。

（3）计数、译码、显示电路是数字电路中应用很广泛的一种电路。

通常，这种电路是由中规模标准模块功能的电路计数器、译码器和显示器组成。

二、实验仪器与设备1.数字电路实验箱1个，2.集成双D触发器74LS74两片、十进制计数器74LS162两片；3.七段译码驱动器74LS48、共阴极七端显示器、四输入与非门74LS00各1片。

三、实验内容和步骤1.用触发器构成二进制计数器（1）用两片集成双D触发器74LS74，如图3-4-1所示连接电路。

在CP端加单个计数输入脉冲信号，用0、1显示器(发光二极管)连接输入端2Q 、1Q 、0Q 和C 。

图3-5-1 74LS74构成二进制计数器(2)清零：CR =0，使各触发器处在Q=0的状态。

(3)计数：CR =1，在CP 端送第一个计输脉冲，观察电路输出为2Q 1Q 0Q =001；送第二个计数脉冲2Q 1Q 0Q =010。

依次类推，分别送入8个计输脉冲，电路状态完成一次循环。

将观察到各触发器的输出结果填入表3-5-1中。

表3-5-1 计数器状态表(4)实验结论：验证图3-5-1所示连接的电路是一个三位异步二进制计数器。

2．中规模集成计数器的功能测试(1)本实验选用的74LS162集成同步BCD 码输出的十进制计数器，其芯片引脚如图3-5-2所示。

熟悉芯片各引脚的功能：图3-5-2 74LS162集成引脚图①同步清零：当0=CR 时，在时钟CP 的上升沿到来，3Q =2Q =1Q =0Q =0②同步预置：当1=CR 、0=LD 时，在时钟脉冲CP 的上升沿到来， Q 0=D 0、Q 1=D 1、Q 2=D 2、Q 3=D 3。

③计数：=LD 1=CR 、 CT P =CT T =1时，在时钟脉冲CP 的上升沿作用下，计数器进行加法计数。

④锁存：=LD 1=CR ，当使能端CT P = 1或CT T =0时，计数器禁止计数。

其逻辑功能如表3-5-2所示。

表3-5-2 74LS162集成十进制同步加法计数器功能表(2)集成十进制同步加法计数器74LS162功能测试。

将如图3-5-2的74LS162引脚输出端Q 3～Q 0接发光二极管，依据表3-5-2的顺序测试及验证74LS162集成同步十进制计数器的逻辑功能。

3．用中规模集成计数器，构成N 进制计数器(1)用74LS162构成六进制计数器，按图3-5-3所示，连接线路，用发光二极管观察芯片Q3 Q2 Q1 Q0输出情况。

画出CP 、Q3、Q2、Q1、 Q0 波形或状态转换图，并验证电路功能。

图3-5-3 六进制计数器（2）多片集成计数器74LS162构成多位计数器，十进制计数器74LS162计数范围为0－9，当计数范围较大，一片集成计数器满足不了要求时，可用多片集成计数器进行“级联”来增加计数范围。

如图3-5-4所示是用两片74LS162十进制计数器构成的多位计数器功能图，按图连接线路，用发光二极管观察芯片输出情况，测试电路为几十进制计数器。

图3-5-4 利用预置端构成的计数器4、计数、译码、显示电路（1）图3-5-5所示为计数、译码显示电路功能图，按图组接线路，计数脉冲CP接手动单次脉冲，掌握各芯片的功能及其使用方法，观察电路的计数、译码显示，分析并验证电路是几进制计数器。

（注意：COM与地之间要跨接100欧电阻）。

图3-5-5 计数、译码、显示电路（2）利用计数器、译码器构成的顺序脉冲发生器逻辑功能测试，集成4位二进制同步加法计数器和集成译码器构成的8输出顺序脉冲发生器。

如图3-5-6所示，按图连接线路，Y－7Y的8个输出端接输出显示器（发光二极管），观察并记录8将CP端输入单次脉冲，0输出顺序脉冲发生器工作情况，画出电路时序图，（74LS163的引脚排列图、逻辑功能图与集成十进制同步加法计数器74LS162基本相同，区别点是输出进制不同）。

*选做实验：数字钟电路的设计。

现有一个1khz的标准脉冲源，试设计一个数字钟电路，要求按24小时制直接显示时、分、秒。

图3-5-6 8输出顺序脉冲发生器设计思想首先构建一个秒脉冲产生器（可以由1khz的标准脉冲源经过分频获得）→秒脉冲经过秒计数器（60进制）可以累计秒钟数→秒计数器输出的分脉冲经分计数器（60进制）可以累计分钟数→分计数器输出的分脉冲经过时计数器（24进制）可以累计小时数→这些时、分、秒计数器通过译码显示器便可以显示时、分、秒。

○1数字钟电路的总体功能框图如图3-5-7所示和逻辑电路框图分别如图3-5-8所示。

图3-5-7 数字钟逻辑功能框图图3-5-8 数字钟逻辑电路框图○2所有分频器和计数器均由双重加法计数器构成，芯片管脚图见附录3。

○3译码显示电路采用BCD－7段译码驱动器与数码管完成，芯片管脚图见附录。

○4画出电路布线图，在面包板上完成。

四、注意事项：（1）数码显示器的公共端COM与地之间要跨接电阻（100欧），（2）注意同步或异步清零、置位及进位功能与脉冲的关系，根据芯片不同的功能与要求，设计所要求的电路。

要求实验报告：（1）按实验内容要求画出各实验线路图，记录整理实验现象，总结各实验的结论。

（2）画出六进制计数器CP 、Q A、Q B、Q C、 Q D的波形图，说明计数器可做分频器。

（3）查手册，试用CC4158集成双十进制计数器替代实验中计数器测试的电路。