第7章TMS320C54x应用实例

加 成 器 T12））S立载0S按期减域SS=即Too0此。中1ffItt计开M定==分当的01数，始时,,频P数FF器以定S器rr系加Cee，时Tee启减数载==D当。00动到D对到::§定 定P工R0CPS中后时时S作CL7CK的，减.器器3，O数以到立在TU定TT值0即计ITS或MD进S加时停数D=减定行载1R止器1器时中定分P。工减器S的时频作到C复数器。，0位时加停T以时R停载止改B，止P工变总ST工作定是CD作。D时读R周位
3）定S时o器ft=主x要,F由re3e个=1存:不储考器映虑象So寄ft存位器，组定成时：器继续运行
保总为留定定0 时时器器周寄存期器寄（存器TIM（，PR地D址，：地0址0：240H0）25，H减）1为计T数IM器提；供初值；
定时器控制寄存器（TCR，地址0026H）控制定时器状态。
定时器
图7-4 定时器组成框图
;执行Next代码段，然后返回；
;若AR1=0，则执行下一条指令
STM #9,
AR1 ;为AR1赋初值
BITF AR2, #1 ;（AR2）&1→TC
BC ResetXF, TC ;若TC=1，则PC执行ResetXF
;代码段，否则执行下一条指令
SSBX XF
STM #1,
B
Next
;XF置为高电平 AR2
定时器 定时器的定时周期：
T定时周期 TCLKOUT TDDR 1 PRD 1
TCLKOUT: CPU时钟周期；TDDR: 定时器的分频系数; PRD: 计数周期。
定时器的主要作用: 用于定时控制、延时及外部事件的计数; 产生外围电路所需的采样时钟信号。
采样时钟信号的产生方法： 一是直接利用TOUT信号； 二是利用中断，周期地读一个寄存器。

主机接口
主机接口
HPI8/16的标准特性如下： 1）连续访问（自动增加）或随机访问传送； 2）主机和C54x中断功能。
增强型部分特性如下： 1）通过DMA通道访问整个片内RAM； 2）在仿真期间连续传输的能力； 3）16位双向数据总线； 4）多数据检测和控制信号允许无缝连接多个主机； 5）在混合模式中使用18位地址总线来访问内部存储器。 HPI具有两种工作模式： 1）共用访问模式(SAM)。 2）仅仅主机访问模式(HOM)。
定时器 2、初始化定时器可采用如下步骤： (1) 将TCR中的TSS位置1，停止定时器。 (2) 加载PRD。 (3) 重新加载TCR以初始化TDDR。
(4) 重新启动定时器。通过设置TSS位为0，并设置TRB位为l
以重载定时器周期值，使能定时器。 3、使能定时器中断的操作步骤如下(假定INTM=1)： (1) 将IFR中的TINT位置1，清除尚未处理完的定时器中断。 (2) 将IMR中的TINT位置l，使能定时器中断。
停止模式
外部时钟源，PLL×1
停止模式
时钟产生器
2、软件可编程PLL
两种时钟方式： （1）PLL模式：输入时钟乘以从0.25～15共31档系数之一； （2）DIV(分频)模式：输入时钟CLKIN的2分频或4分频。
表7-3 复位时设置的时钟方式
引脚状态
CLKMD1 CLKMD2 CLKMD3
CLKMD寄 存器复位值 0000h 9007h 4007h
16
装载控制 逻辑 RSR(16) 清0 字节/字 计数器 时钟 清0 时钟 装载控制 逻辑 装载
16
RXR-XSR 传送时 的发送中断 XINT XSR(16) 字节/字 计数器 发送 数据

TMS320C54x 在扩频通信系统中的应用 摘要采用 32054 芯片实现扩频通信系统中的核心进程——扩频编码与 调制。

该方案具有参数修改方便、简单易行，可根据实际信道要求迅速调整 扩频增益和调制频率的优点。

关键词扩频通信卷积码序列引言 32054 简称 54 是公司于 1996 年推出 的一种定点数字信号处理器。

它采用先进的改进型哈佛结构，片内有 8 条总线、、在片存储器和在 片外围电路等硬件。

它具高度专业化的指令系统， 能够迅速地完成累加、 乘积等运算功能。

它具有功耗小、高度并行等优点，已被广泛应用于通信等众多领域。

本方案与常规的扩频实现方式相比，常规的扩频实现方式是用硬件来 构造扩频通信系统，具有结构不灵活，调试不方便等不足之处。

本方案充分发挥 54 的强大功能，把直接序列扩频通信中的序列扩频 和卷积编码等核心进程用软件予以实现；把扩频通信的核心算法用一片 32054 芯片集成。

它能够根据实际运用场合和传输信道的特征灵活更改参数，能最大限 度地利用和发挥芯片的优势，满足了高速数字通信系统中实时处理的要求， 不但大大简化了系统设计，而且缩短了设计周期。

范文先生网收集整理一、扩频通信扩展频谱通信，简称扩频通信 "， 是一种信息传输方式。

其特点为传输信号带宽远远大于发送出去的数字信息带宽。

利用扩频技术，系统频率利用率比频分系统要高。

扩频技术是以仙农公式作为理论基础而发展的。

仙农公式=21+根据该公式可导出在保持信息传输速度不变的情况下， 可以用不同频带宽度和信噪功率比来传输信息；如果增加频带宽度，就可 以在较低的信噪比的情况下来传输信息，甚至在信号被噪声湮没的情况下， 只要相应地增加信号带宽，也能保证可靠地通信。

按照扩展频谱的方式不同，现有的扩频通信基本方式分为直序列扩频、 跳频、跳时、线性调频以及上述几种方式的组合。

扩频通信的一般原理如图 1 所示。

在发端输入的信息先经信息调制形成数字信号，然后由扩频码发生器 产生的扩频码序列去调制数字信号以展宽信号的频谱。

目录第一章绪论 (1)第二章 DSP芯片的介绍 (3)2.1 DSP芯片的特点 (3)2.1.1 DSP芯片主要特点 (3)2.1.2 DSP芯片的优缺点 (3)2.2 DSP芯片的分类 (3)2.3 DSP芯片的应用 (4)2.4 TMS320vC5509芯片的介绍 (5)第三章总体设计 (7)3.1 硬件设计 (7)3.1.1DSP芯片 (7)3.1..2电源设计 (8)3.1.3复位电路设计 (8)3.1..4时钟电路设计 (9)3.1.5 程序存储器扩展设计 (10)3.1.6 数据存储器扩展设计 (10)3.1.7JTAG接口设计 (11)3.1.8 A/D接口电路设计 (11)3.2 总体电路图 (12)第四章 CCS集成开发工具 (14)4.1 CCS是什么 (14)4.2 CCS窗口简介 (15)4.2.1 CCS窗口示例 (15)4.2.2 CCS中常用的工具 (15)4.3 CCS的安装与设置 (16)第五章正弦信号发生器的实现过程 (18)5.1 正弦信号发生器的理论实现 (18)5.1.1 常用的理论实现方法 (18)5.1.2 编程实现 (18)5.2 调试过程 (25)第六章实验心得与体会 (38)参考文献 (39)第一章绪论数字信号处理是20世纪60年代，随着信息学科和计算机学科的高速发展而迅速发展起来的一门新兴学科。

它的重要性日益在各个领域的应用中表现出来。

其主要标志是两项重大进展，即快速傅里叶变换(FFT)算法的提出和数字滤波器设计方法的完善。

数字信号处理是把信号用数字或符号表示成序列，通过计算机或通用（专用）信号处理设备，用数值计算方法进行各种处理，达到提取有用信息便于应用的目的。

例如：滤波、检测、变换、增强、估计、识别、参数提取、频谱分析等。

数字信号处理的目的是对真实世界的连续模拟信号进行测量或滤波。

因此在进行数字信号处理之前需要将信号从模拟域转换到数字域，这通常通过模数转换器实现。