VHDL语言的基本语法解析

格式：ppt
大小：959.50 KB
文档页数：53

下载文档原格式

/ 53

VHDL入门教程

VHDL入门教程VHDL（Very High-speed Integrated Circuit HardwareDescription Language）是一种用于设计数字电路的硬件描述语言。

它是IEEE 1076标准中规定的一种语言，广泛应用于数字电路的设计、仿真和综合等领域。

本文将为大家介绍VHDL的基础知识和入门教程。

一、VHDL的基本概念1. 实体（Entity）：VHDL代码的最高层次，用于定义模块的输入、输出和内部信号。

2. 架构（Architecture）：定义了实体中的各个信号和组合逻辑的行为。

3. 信号（Signal）：表示数据在电路中的传输和操作。

4. 进程（Process）：定义了组合逻辑的行为，用于描述信号之间的关系。

5. 实体声明（Entity Declaration）：用于描述模块的名称、输入、输出和内部信号。

6. 架构声明（Architecture Declaration）：用于描述模块的内部逻辑。

二、VHDL的基本语法1.实体声明语法：```entity entity_name isport ( port_list );end entity_name;```其中，entity_name是实体的名称，port_list是实体的输入、输出和内部信号。

2.架构声明语法：```architecture architecture_name of entity_name issignal signal_list;beginprocess (sensitivity_list)begin--逻辑行为描述end process;end architecture_name;```其中，architecture_name是架构的名称，entity_name是实体的名称，signal_list是架构的内部信号，sensitivity_list是触发事件的信号列表。

三、VHDL的基本例子下面以一个简单的4位加法器为例介绍VHDL的编写和仿真流程。

8.VHDL基本语句和函数

4)
格式
IF
条件1 THEN 条件1 顺序语句1 顺序语句1；条件2 ELSIF 条件2 THEN 顺序语句2 顺序语句2； …… 条件n ELSIF 条件n THEN 顺序语句n; 顺序语句n; ELSE 顺序语句n+1; 顺序语句n+1; IF； END IF；
注意
这类语句可以实现不同类型电路的描述。这类语句可以实现不同类型电路的描述。其任一分支顺序语句的执行条件是以上各分支条件相与，条件相与，即语句中顺序语句的执行条件具有向上相与的功能。向上相与的功能。
注意ቤተ መጻሕፍቲ ባይዱ
•条件句中的选择值必须在表达式的取值范围内; 条件句中的选择值必须在表达式的取值范围内; 条件句中的选择值必须在表达式的取值范围内 •CASE语句中每一条件句的选择只能出现一次，相同 CASE语句中每一条件句的选择只能出现一次 CASE语句中每一条件句的选择只能出现一次，选择值的条件语句不能重复出现；选择值的条件语句不能重复出现； •所有表达式的值都必须穷举，不能穷举的值用所有表达式的值都必须穷举，所有表达式的值都必须穷举 OTHERS表示表示。 OTHERS表示。
Library ieee; use ieee.std_logic_1164.all; entity test_06 is port( d: in std_logic; x: out std_logic); end test_06; architecture test_06 of test_06 is signal a: std_logic_vector(3 downto 0); signal b: std_logic_vector(2 downto 0); begin process begin a<="1010"; b<="111"; if(a>b) then x<=d; else x<='0'; end if; end process; end test_06;

VHDL语法简单总结

VHDL语法简单总结一个VHDL程序代码包含实体（entity）、结构体（architecture）、配置（configuration）、程序包（package）、库（library）等。

一、数据类型1.用户自定义数据类型使用关键字TYPE，例如：TYPE my_integer IS RANGE -32 TO 32;–用户自定义的整数类型的子集TYPE student_grade IS RANGE 0 TO 100;–用户自定义的自然数类型的子集TYPE state IS (idle, forward, backward, stop);–枚举数据类型，常用于有限状态机的状态定义一般来说，枚举类型的数据自动按顺序依次编码。

2.子类型在原有已定义数据类型上加一些约束条件，可以定义该数据类型的子类型。

VHDL不允许不同类型的数据直接进行操作运算，而某个数据类型的子类型则可以和原有类型数据直接进行操作运算。

子类型定义使用SUBTYPE关键字。

3.数组(ARRAY)ARRAY是将相同数据类型的数据集合在一起形成的一种新的数据类型。

TYPE type_name IS ARRAY (specification) OF data_type;–定义新的数组类型语法结构SIGNAL signal_name: type_name [:= initial_value];–使用新的数组类型对SIGNAL，CONSTANT, VARIABLE进行声明例如：TYPE delay_lines IS ARRAY (L-2 DOWNTO 0) OF SIGNED (W_IN-1 DOWNTO 0);–滤波器输入延迟链类型定义TYPE coeffs IS ARRAY (L-1 DOWNTO 0) OF SIGNED (W_COEF-1 DOWNTO 0);–滤波器系数类型定义SIGNAL delay_regs: delay_lines; –信号延迟寄存器声明CONSTANT coef: coeffs := ( ); –常量系数声明并赋初值4.端口数组在定义电路的输入/输出端口时，有时需把端口定义为矢量阵列，而在ENTITY中不允许使用TYPE进行类型定义，所以必须在包集(PACKAGE)中根据端口的具体信号特征建立用户自定义的数据类型，该数据类型可以供包括ENTITY在内的整个设计使用。

vhdl基本语法 ifdef

VHDL（VHSIC Hardware Description Language）是一种硬件描述语言，用于描述数字电路和系统。

它是由美国国防部（DOD）于20世纪80年代初期的VHSIC（Very High Speed Integrated Circuits）项目中开发的。

VHDL的基本语法包括一些常用的关键字和结构，其中ifdef是其中之一。

ifdef是VHDL中的一个条件编译指令，用于根据给定的条件来判断是否包含某段代码。

在VHDL中，ifdef语句的基本语法如下：```vhdl`ifdef condition-- code to be included if condition is true`else-- code to be included if condition is false`endif```在上面的代码中，condition是一个条件表达式，可以是一个参数、宏定义或者其他已经定义过的条件。

如果condition为真，则会编译`ifdef和`endif之间的代码；如果condition为假，则会编译`else和`endif之间的代码。

使用ifdef可以让我们根据不同的条件来控制代码的编译和包含，这在一些复杂的项目中非常有用。

下面是使用ifdef的一个简单示例：```vhdl`ifdef DEBUGreport "Debug mode is enabled";`elsereport "Debug mode is disabled";`endif```在上面的代码中，如果DEBUG宏被定义了，那么report语句"Debug mode is enabled"将被编译进去；否则将编译进去"Debug mode is disabled"。

除了`ifdef语句外，VHDL还提供了一些其他的条件编译指令，如`ifndef（如果给定条件为假则编译）、`elsif（如果前面的条件为假则继续判断下一个条件）、`elsif和`endif。

vhdl语法总结4

vhdl语法总结4四、顺序代码在PROCESS, , PROCEDURE内部的代码都是顺序执⾏的，这样的语句包括IF，WAIT，CASE和LOOP。

变量只能在顺序代码中使⽤，相对于信号⽽⾔，变量是局部的，所以它的值不能传递到PROCESS，和PROCEDURE的外部。

1. 进程(PROCESS)进程内部经常使⽤IF，WAIT，CASE或LOOP语句。

PROCESS具有敏感信号列表(sensitivity list)，或者使⽤WAIT语句进⾏执⾏条件的判断。

PROCESS必须包含在主代码段中，当敏感信号列表中的某个信号发⽣变化时(或者当WAIT语句的条件得到满⾜时)，PROCESS内部的代码就顺序执⾏⼀次。

语法结构如下：[label: ] PROCESS (sensitivity list)[VARIABLE name type [range] [ := initial_value; ]]BEGIN(顺序执⾏的代码)END PROCESS [label];如果要在PROCESS内部使⽤变量，则必须在关键字BEGIN之前的变量声明部分对其进⾏定义。

变量的初始值是不可综合的，只⽤于仿真。

在设计同步电路时，要对某些信号边沿的跳变进⾏监视(时钟的上升沿或下降沿)。

通常使⽤EVENT属性来监视⼀个信号是否发⽣了变化。

2. 信号和变量信号可在PACKAGE，ENTITY和ARCHITECTURE中声明，⽽变量只能在⼀段顺序描述代码的内部声明。

因此，信号通常是全局的，变量通常是局部的。

赋予变量的值是⽴刻⽣效的，在后续的代码中，此变量将使⽤新的变量值，⽽信号的值通常只有在整个PROCESS执⾏完毕后才开始⽣效。

3. IF语句IF/ELSE语句在综合时可能会产⽣不必要的优先级解码电路。

IF语句语法结构如下：IF conditions THEN assignments;ELSIF conditions THEN assignments;ELSE assignments;END IF;————————————————————————————————例：IF (x < y) temp := “1111_1111”;ELSIF (x = y AND w = ‘0’) THEN temp := “1111_0000”;ELSE temp := (OTHERS => ‘0’);4. WAIT语句如果在process中使⽤了WAIT语句，就不能使⽤敏感信号列表了。

8.VHDL基本语句和函数

注意
这是一种完整的IF语句，这是一种完整的IF语句，通常用于 IF语句产生组合电路。产生组合电路。
格式
2） IF
条件 THEN 顺序语句1 顺序语句1； ELSE 顺序语句2 顺序语句2； IF； END IF；
注意
这是一种完整的IF语句，这是一种完整的IF语句，通常用于 IF语句产生组合电路。产生组合电路。
CASE语句语句
entity MUX4 is port(A,B,I0,I1,I2,I3: in std_logic; Q : out std_logic); end MUX4; architecture MUX4 of MUX4 is signal sel:INTEGER range 0 to 3; begin process(A,B,I0,I1,I2,I3) …… CASE sel IS WHEN 0=> Q<=I0; WHEN 1=> Q<=I1; WHEN 2=> Q<=I2; WHEN 3=> Q<=I3; END CASE; end process; end mux4;
Library ieee; use ieee.std_logic_1164.all; entity test_06 is port( d: in std_logic; x: out std_logic); end test_06; architecture test_06 of test_06 is signal a: std_logic_vector(3 downto 0); signal b: std_logic_vector(2 downto 0); begin process begin a<="1010"; b<="111"; if(a>b) then x<=d; else x<='0'; end if; end process; end test_06;

VHDL基本语法

变量不是真正的物理量 , 因此不能出现在敏感信号表中. 出现在敏感信号表中. 在 process 语句中只作为输出存在的信号 ( 出现在信号赋值符 " < =" 的左边 ) 不能作为敏感信号. 既出现在信号赋值符 "<=" 的左边 , 又出现在信号赋值符 "<=" 右边的信号 , 可以出现在敏感信号表中 , 这是因为这些信号既作为这块电路的输出 , 又是电路内部的反馈信号. 是电路内部的反馈信号.
例7 2 与非门. 与非门. 参见程序' (参见程序'例7') ) 说明: 说明: 本例中 , 首先将与非门输入信号 a 和 b 并置 , 生成一个 2 位的 std_logic_vector 信号 sel .信号 C 是与非门的输出. 是与非门的输出.第一个 when 中的 "|" 代表或者 , 即 3 个条件中的任何一语句. 个满足 , 执行 C <='1' 语句.
格式 : IF 条件 1 THEN 若干顺序执行语句 1 ELSIF 条件 2 THEN 若干顺序执行语句 2 … ELSIF 条件 n-1 THEN 若干顺序执行语句 n-1 ELSE 若干顺序执行语句 n END IF;
(5) 进程语句进程语句(PROCESS)
进程语句是一个十分重要的语句进程语句是一个十分重要的语句 , 本质上它描述了一个功能独立的电路本质上它描述了一个功能独立的电路块.
CASE语句与语句一样也是个顺序执语句与IF语句一样也是个顺序执语句与行语句,但使用上有区别. 行语句,但使用上有区别. CASE语句执行时是无序的,所有表达语句执行时是无序的, 语句执行时是无序的式是并行处理; 语句是有序的, 式是并行处理;而IF语句是有序的, 语句是有序的先处理最优先的条件, 先处理最优先的条件,后处理次优先条件. 条件. 在某种情况下,两种语句都可以使用, 在某种情况下,两种语句都可以使用, 语句比IF语句描述更简捷但 CASE语句比语句描述更简捷, 语句比语句描述更简捷, 更清晰.故应优先选用CASE语句. 语句. 更清晰.故应优先选用语句

VHDL语言的常用语法

电子发烧友电子技术论坛
值传递给信号 A。 When-Else 命令的应用范围非常广泛，例如：编码器、译码器、多路选择器等的 VHDL
命令编写，都可以采用这条命令。 3、选择式信号设置语句：With-Select
Process（进程）语句是一种并行处理语句，在一个构造体中多个 Process 语句可以同时
电子发烧友电子技术论坛
并行运行。因此，Process 语句是 VHD 语言中描述硬件系统并行行为的最基本的语句。其语法结构如下：
S<=X&Y; Process Begin
If S=”00” then Z<=’0’;
Elsif S=”01” then Z<=’1’;
Elsif S=”10” then Z<=’1’;
Else Z,=’0’;
End if; End process; end c;
--************用 Case-When 语句实现的结构体**************** architecture d of True_Table is
[进程名]： Process （信号 1，信号 2，…） Begin
…. End Process; 进程 Process 语句中总是带有 1 个或几个信号量。这些信号是 PROCESS 的输入信号（不一定是所有的输入信号），在 VHDL 语言中也称为敏感量。这些信号无论哪一个发生变化（如由“0”变“1”或由“1”变“0”）都将启动该 Process 语句。一旦启动以后，Process 中的语句将从上到下逐句执行一遍。当最后一条语句执行完毕以后，就返回到开始的 Process 语句，等待下一次变化的出现。当没有敏感量时，进程将无限循环执行。二、顺序语句所谓的顺序语句如前面所提到的，就是语句是按先后顺序执行的。顺序描述语句只能出现在并行语句 Process 中。 1、If-else 语句语法格式：

VHDL语言的基本语法解析

1文字字符串文字字符串是用双引号引起来的一串文字lxbbcc2数位字符串也称数值字符串位矢量是预定义的数据类型bit的一维数组它们所代表的是二进制八进制或十六进制的数组其位矢量的长度即为等值的二进制数的位数
VHDL语言要素
一、VHDL语言的基本语法
1、VHDL语言的标识符
VHDL中的标识符可以是常数、变量、信号、端口、子程序或参数的名字。使用标识符要遵守如下规则：
信号与变量的区别
（1）声明的形式与位置不同信号 signal count : std_logic_vector(7 downto 0); 变量 variable tema:std_logic_vector(3 downto 0); 信号在结构体中声明；变量在进程中声明
（2）赋值符不同 count<=“00000000”, count<=“ZZZZZZZZ” count<=tema; tema:=0000;
2、变量( Variable )
变量是一个局部变量，它只能在进程语句、函数语句和过程语句结构中使用，用作局部数据存储。变量常用在实现某种算法的赋值语句中。
一般格式：
VARIABLE 变量名：数据类型约束条件：= 表达式；
例: VARIABLE x, y: INTEGER;
--定义x，y为整数变量
（3）赋值生效的时间不同信号：进程结束时变量：立即生效
（4）进程对信号敏感，对变量不敏感
（5）作用域不同信号可以是多个进程的全局信号，变量只在定义后的顺序域可见
三、VHDL语言的数据类型 ? VHDL中的数据类型可以分成四大类。
标量型(Scalar Type) 复合类型(Composite Type)
1) 布尔(BOOLEAN)数据类型

VHDL语法简单情况总结

VHDL语法简单总结一个VHDL程序代码包含实体（entity）、结构体（architecture）、配置（configuration）、程序包（package）、库（library）等。

2.子类型在原有已定义数据类型上加一些约束条件，可以定义该数据类型的子类型。

VHDL不允许不同类型的数据直接进行操作运算，而某个数据类型的子类型则可以和原有类型数据直接进行操作运算。

子类型定义使用SUBTYPE关键字。

3.数组(ARRAY)ARRAY是将相同数据类型的数据集合在一起形成的一种新的数据类型。

第3章VHDL语法基础

--设初始值
FOR I IN 1 DOWNTO 0 LOOP
IF (A(I)=‘1’ AND B(I)=‘0’) THEN
A_LESS _B<=FALSE；
EXIT；
ELSIF (A(I)=‘0’ AND B(I)=‘1’) THEN
A_LESS _B<=TRUE；
--A<B
EXIT；
ELSE NULL；
PROCESS(A) IS
BEGIN TMP <=‘0’；
FOR N IN 0 TO 7 LOOP
TMP <=TMP XOR A(N)；
END LOOP； Y<= TMP；
结果：
END PROCESS；
Y=‘0’— A含偶数个‘1’，
END ARCHITECTURE ART；
Y=‘1’— A含奇数个‘1’。
BEGIN
PROCESS(A，B，C) IS
VARIABLE N： BOOLEAN；
BEGIN
C
IF A THEN N:=B；
ELSE N:=C； END IF； OUTPUT <=N； END PROCESS；
A
OUTPUT
B
对应的硬件电路
END ARCHITECTURE ART；
例3：由两个2选1多路选择器构成的电路逻辑描述如图所示，其中，当P1和P2为高电平时下端的通道接通。
A
S2 S1
D C
Z B A
ARCHITECTURE ART OF MUX41 IS
SIGNA S ：STD_LOGIC_VECTOR(1 DOWNTO 0)；
BEGIN
S<=S1 & S2；

vhdl 基础语法

vhdl 基础语法VHDL（Very High Speed Integrated Circuit Hardware Description Language）是一种硬件描述语言，用于描述数字系统的行为和结构。

以下是VHDL的基础语法：1. 实体（Entity）：用于描述模块的接口和端口。

实体的语法如下：```entity entity_name isport (-- 输入端口input_name : in data_type;-- 输出端口output_name : out data_type);end entity_name;```2. 架构（Architecture）：用于描述模块的内部行为和逻辑。

架构的语法如下：```architecture architecture_name of entity_name issignal signal_name : data_type;begin-- 逻辑实现end architecture_name;```3. 信号（Signal）：用于在模块内部传递数据。

信号的语法如下：```signal signal_name : data_type;```4. 过程（Process）：用于描述模块的并发行为。

过程的语法如下：```process (sensitivity_list)begin-- 逻辑实现end process;```5. 语句（Statement）：用于描述模块的具体操作。

常见的语句包括：- 赋值语句：```signal_name <= value;```- 选择语句：```case expression iswhen value1 =>-- 逻辑实现1when value2 =>-- 逻辑实现2when others =>-- 默认逻辑实现end case;```- 循环语句：```for i in range loop-- 逻辑实现end loop;```这些是VHDL的基础语法，可以用于描述数字系统的行为和结构。

VHDL语法结构

变形：
If 条件式1 Then 语句命令A方块 End If； If 条件式1 Then 语句命令A方块 Else 语句命令2方块 End If；
Case-When（描述选择）
语法格式： Case 选择信号 Is When 信号值1 ＝> 语句命令A方块 When 信号值2 ＝> 语句命令B方块： When Others => 语句命令N方块 End Case；说明： 1、常用于选择执行有明确描述的信号。 2、有效状态机常用语句。
顺序语句
顺序语句命令类似一般的程序语言，如C等的执行方式，是一次一个命令，且依书写方式由上而下的执行。
过程（Process）
语法格式：
[过程名称]:Process[ (感测信号1，感测信号2…) ] [定义区] Begin 语句 End Process [过程名称];
说明：
1、中括号所包含的部分，可省略。 2、“感测信号”代表这个信号有任何变化时，将促使这个过程执行一次。 3、在一个结构（architecture）里，可以放置数个过程（Process）。 4、与C语言函数比较。
数组数据类型
常被用在组合同样数据类型的元素，例如ROM、RAM等。定义：Type 数组名 is Array（序列值）of 数据类型；例如： Type Byte is Array(7 downto 0) of Bit; Type Word is Array( 31 downto 0) of Bit;
);
逻辑序列信号
VHDL提供以下功能语句： Bit_Vector :位序列 Std_Logic_Vector :标准逻辑序列
Architecture a of Test is Signal A : Std_logic_vector(3 downto 0); Signal B : Std_logic_vector(0 to 3); Begin B <= A; End a;

vhdl基本语法（简略共34页）

vhdl基本语法（简略共34页）VHDL硬件描述语言1.1 VHDL概述1.1.1 VHDL的特点VHDL语言作为一种标准的硬件描述语言，具有结构严谨、描述能力强的特点，由于VHDL语言来源于C、Fortran等计算机高级语言，在VHDL语言中保留了部分高级语言的原语句，如if语句、子程序和函数等，便于阅读和应用。

具体特点如下：1. 支持从系统级到门级电路的描述，既支持自底向上（bottom-up）的设计也支持从顶向下（top-down）的设计，同时也支持结构、行为和数据流三种形式的混合描述。

2. VHDL的设计单元的基本组成部分是实体（entity）和结构体（architecture），实体包含设计系统单元的输入和输出端口信息，结构体描述设计单元的组成和行为，便于各模块之间数据传送。

利用单元（componet）、块（block）、过程（procure）和函数（function）等语句，用结构化层次化的描述方法，使复杂电路的设计更加简便。

采用包的概念，便于标准设计文档资料的保存和广泛使用。

3. VHDL语言有常数、信号和变量三种数据对象，每一个数据对象都要指定数据类型，VHDL的数据类型丰富，有数值数据类型和逻辑数据类型，有位型和位向量型。

既支持预定义的数据类型，又支持自定义的数据类型，其定义的数据类型具有明确的物理意义，VHDL是强类型语言。

4. 数字系统有组合电路和时序电路，时序电路又分为同步和异步，电路的动作行为有并行和串行动作，VHDL语言常用语句分为并行语句和顺序语句，完全能够描述复杂的电路结构和行为状态。

1.1.2 VHDL语言的基本结构VHDL语言是数字电路的硬件描述语言，在语句结构上吸取了Fortran和C等计算机高级语言的语句，如IF语句、循环语句、函数和子程序等，只要具备高级语言的编程技能和数字逻辑电路的设计基础，就可以在较短的时间学会VHDL语言。

但是VHDL毕竟是一种描述数字电路的工业标准语言，该种语言的标识符号、数据类型、数据对象以及描述各种电路的语句形式和程序结构等方面具有特殊的规定，如果一开始就介绍它的语法规定，会使初学者感到枯燥无味，不得要领。

VHDL语言入门教程

VHDL语言入门教程VHDL是一种硬件描述语言，主要用于设计数字电路和系统。

它是由美国国防部门于1980年代初开发的，目的是为了改进电子设计自动化（EDA）工具的开发效率和设计文档的可重复性。

VHDL广泛应用于数字信号处理（DSP）、嵌入式系统、通信系统和各种ASIC（专用集成电路）和FPGA（现场可编程门阵列）的设计。

本教程将介绍VHDL的基础知识，包括语法、数据类型和常见的建模技术。

一、VHDL的语法VHDL的语法由标识符、关键字、运算符和分隔符组成。

其中，标识符用于给变量、信号和实体命名，关键字用于定义语言特定的操作，运算符用于数学和逻辑运算，分隔符用于分隔语句。

VHDL中的代码以一个实体（entity）的声明开始，然后是体（architecture）的声明，最后是信号声明和进程（process）的描述。

以下是一个简单的例子：```vhdlentity AND_gate isportA, B: in std_logic;C: out std_logicend entity AND_gate;architecture Behavior of AND_gate isbeginC <= A and B;end architecture Behavior;```在这个例子中，我们声明了一个名为AND_gate的实体，它有两个输入信号A和B，一个输出信号C。

然后我们定义了一个名为Behavior的体，它描述了AND门的行为：C等于A与B的逻辑与运算结果。

二、VHDL的数据类型VHDL支持许多数据类型，包括标量类型、数据类型、自定义类型和引用类型。

标量类型包括bit、bit_vector、integer、real、std_logic和std_ulogic等。

其中，bit_vector是一组连续的位，std_logic和std_ulogic用于表示单个信号。

数据类型是由标量类型和数组类型组成的。

数组类型可以是一维、二维或更高维的，用于存储多个数据。

VHDL基本语句用法

10.2.4 元件例化语句
COMPONENT 元件名 IS 1）格式： GENERIC （类属表）； -- 元件定义（说明）语句 PORT （端口名表）； END COMPONENT 文件名；
例化名：元件名 PORT MAP（ [端口名 =>] 连接端口名，...）； - - - - 元件例化（调用）语句。（1）元件声明语句用于调用已生成的元件,这些元件可能在库中, 也可能是预先编写的元件实体描述.；（2）元件语句可以在ARCHITECTURE,PACKAGE和BLOCK的说明部分.
--输入初始值 ----当sel=0时选中当sel为1或3时选中当sel为2、4、5、6或7时选中当sel为8～15中任一值时选中
CASE 语句病句举例
【例10.2】
10.1.4 LOOP语句
1 、单个LOOP语句格式： [ LOOP标号：] LOOP 顺序语句 END LOOP [ LOOP标号 ]; 2、FOR_LOOP语句格式：
第10章
VHDL基本语句
一：主要内容：VHDL基本语句讲解 ① 顺序语句 ② 并行语句二：重点掌握：常用VHDL基本语句及应用
10.1 顺序语句
10.1.1 赋值语句
信号赋值语句
变量赋值语句 • 变量赋值语句：
•信号代入语句：
格式: 目的信号变量<=信号变量表达式例: a<=b;
格式: 目的变量:=表达式例: c:=a+d
IF 条件 THEN … END IF； 10.1.3 CASE语句
1） CASE语句的结构：
CASE 表达式 IS When 选择值 => 顺序语句； When 选择值 => 顺序语句； ... 【WHEN OTHERS =>】； END CASE ；

VHDL基本语法

一、数据类型A. 标准数据类型1）整数类型（INTEGER）VARIBLE A：INTEGER RANGE -128 TO 128范围-(231-1）~ +(231-1)2#11111111# --binary，=255D8#377#16#FF#2）实数类型和浮点类型（REAL & FLOATING）实数范围-1.0E+38 ~ +1.0E+38大多数EDA工具不支持浮点类型16#0F#E+016#FF.FF#E-13）位类型（BIT）TYPE BITIS（‘0'，‘1')4）位矢量类型（BIT_VECTOR）位矢量（bit_vector）类型实际上就是位（bit）的一位数组，它的表示方法是用双引号将一组位数据括起来。

例如："11010111"。

不难看出,采用位矢量可以很方便地表示电路描述中的总线状态，这在VHDL程序中经常用到。

B"1111-1100" --长度为8X"FBC" --长度为12，=B"1111-1011-1100"O"371" --长度为9，=B"011-111-001"5）布尔类型（BOOLEAN）6）字符类型（CHARACTER）‘A'，‘a'，‘B'，大小写不敏感。

7）字符串类型（TRING）"VHDL"，"MULTI_SCREEN"8）物理类型（physical）--时间类型--The physics unit time is a predefined typeTYPE time IS RANGE -1E18 TO 1E18UNITSfs; -- Femto-secondps = 1000 fs;ns = 1000 ps;us = 1000 ns;ms = 1000 us;sec = 1000ms;min = 60 sec;END UNITS--another--DISTANCE TYPETYPE distance IS RANGE 0 TO 1E16UNITSA;nm = 10A;um = 1000nm;mm = 1000um;cm = 10mm;m = 1000 mm;km = 1000m;END UNITS;9）错误类型（NOTE，WARNING，ERROR，FAILURE）10）自然数、正整数类型（NATURAL & POSITIVE）ENTITY_compare ISPORT（a，b：INTEGER RANGE 0 to 9:=0;c：out Boolean);END compare;B. 自定义数据类型1）枚举类型（ENUMERATED）TYPE PCI_BUSstate IS(Idle，busbusy，write，read，Back off); --PCI总线状态机变量TYPEstd_ulogic IS（'U'，‘X'，‘1'，‘0'，‘Z'，‘W'，‘L'，‘H'，‘-‘）;TYPE boolean IS（false，true);TYPE BITIS（‘0'，‘1');2）整数类型（INTEGER）TYPE digit IS INTEGER RANGE -128 TO 1283）实数类型和浮点类型（REAL & FLOATING）4）数组类型（ARRAY）TYPE MYARRAY IS ARRAY（INTEGER 0 TO 9）OFstd_LOGIC5）存取类型（ACCESS）TYPE line IS ACCESS string; --Line是指向字符串的指针6）文件类型（FILES）TYPE text IS FILE OF string;TYPE input-type IS FILE OF character;7）记录类型（RECODE）--RECORD适于描写总线，通讯协议TYPE PCI_BUS IS RECORDADDR:std_LOCIG_VECTOR(31 DOWNTO 0);DATA:std_LOGIC_VECTOR(31 DOWNTO 0);END RECORD;SEGINAL DECODE1，DECODE2：PCI_BUS;PCI_DEVICE1 <= DECODE1.ADDR;PCI_DEVICE1RAM <= DECODE1.DATA;8）时间类型（TIME）9）VHDLstd_logic在VHDL中，设计人员经常使用的数据类型是枚举类型std_ulogic和它的子类型std_logic，它们都是一个九值逻辑系统。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

2、变量( Variable )
变量是一个局部变量，它只能在进程语句、函数语句和过程语句结构中使用，用作局部数据存储。变量常用在实现某种算法的赋值语句中。
一般格式：
VARIABLE 变量名：数据类型约束条件：= 表达式；
例: VARIABLE x, y: INTEGER;
--定义x，y为整数变量
SIGNAL Y ，Z ：BIT；
Y<=A(M) ；
--M是不可计算型下标表示
Z<=B(3) ；
--3是可计算型下标表示
C (0 TO 3)<=A (4 TO 7) ； -以段的方式进行赋值
C (4 TO 7)<=A (0 TO 3) ； -以段的方式进行赋值
二、VHDL语言的数据对象
1、常数（ Constant ）
常量的使用范围取决于它被定义的位置 :
(1)程序包中定义的常量具有最大的全局化特性，可以用在调用此程序包的所有设计实体中；
(2)设计实体中定义的常量，其有效范围为这个实体定义的所有的结构体；
(3)设计实体中某一结构体中定义的常量只能用于此结构体；
(4)结构体中某一单元定义的常量，如一个进程中，这个常量只能用在这一进程中。
5，678，0，156E2(=15600) ， 45_234_287(=45234287)
(2) 实数文字：实数文字也都是十进制的数，但必须带有小数点，如： 188.993, 88_670_551.453_909(=88670551.453909) ，
1.0，44.99E-2(=0.4499) ，1.335，0.0
?16#F.01#E+2ቤተ መጻሕፍቲ ባይዱ--( 十六进制数表示，等于 3841.00)
?8#377#
? --（与16#FF#,016#0FF#,2#11111111 都为255）
3、字符串型文字
字符是用单引号引起来的ASCII字符，可以是数值，也可以是符号或字母，如：‘R' ，‘A'，‘*'，‘Z'。
而字符串则是一维的字符数组，须放在双引号中。VHDL中有两种类型的字符串：文字字符串和数位字符串。
元素，如：a(2) , b(n) 下标段名则用于指示数组型变量或信号的
某一段元素，其语句格式如下：
数组类型信号名或变量名(表达式1 [TO/DOWNTO 表达式2])；
如下是下标名及下标段名使用示例：
SIGNAL A ，B，C：BIT_VECTOR(0 TO 7) ；
SIGNAL M ：INTEGER RANGE 0 TO 3 ；
VHDL语言要素
一、VHDL语言的基本语法
1、VHDL语言的标识符
VHDL中的标识符可以是常数、变量、信号、端口、子程序或参数的名字。使用标识符要遵守如下规则：
标识符由字母（A…Z，a…z）、数字和下划线字符组成; 任何标识符必须以英文字母开头; 末字符不能为下划线; 不允许出现两个连续下划线; 标识符中不区分大小写字母; VHDL定义的保留字或称关键字，不能用作标识符; VHDL中的注释由两个连续的虚线（--）开始，直到行尾;
VARIABLE count: INTEGER RANGE 0 TO 255:=10; --定义计数变量范围
变量赋值语句的语法格式如下：
目标变量： =表达式；
(1) 赋值语句右方的表达式必须是一个与目标变量有相同数据类型的数值。 (2) 变量不能用于硬件连线和存储元件。
(3) 变量的适用范围仅限于定义了变量的进程或子程序中。
(4) 若将变量用于进程之外，必须将该值赋给一个相同的类型的信号，即进程之间传递数据靠的是信号。
[例]
VARIABLE x, y :REAL;
VARIABLE a, b: BIT_VECTOR(0 TO 7);
x:=100.0; y:=1.5+x;
--实数赋值，x是实数变量 --运算表达式赋值，y也是实数变量
a:=b; a:=”1010101”; --位矢量赋值，a的数据类型是位矢量 a(3 TO 6):=(‘1','1','0','1'); --段赋值
a(0 TO 5):=b(2 TO 7);
a(7):='0';
进制基数符号“数位字符串”
B：二进制基数符号，表示二进制数位0或1。 O：八进制基数符号。 X：十六进制基数符号(0～F) 。
例如：B“1_1101_1110” --二进制数数组，位矢数组长度是9
X“AD0” --十六进制数数组，位矢数组长度是12
4、下标名及下标段名下标名用于指示数组型变量或信号的某一
[例]
_Decoder_1 --起始为非英文字母
3DOP
--起始为数字
Large # number --“#”不能成为标识符的构成符号
Date_ _bus
--不能有双下划线
Copper_ on
--最后字符不能为下划线 --关键字
2、VHDL语言的数字
2.1 数字型文字的值有多种表达方式，现列举如下： (1) 整数文字：整数文字都是十进制的数，如：
常数是一个固定的值，主要是为了使设计实体中的常数更容易阅读和修改。常数一旦被赋值就不能再改变。一般格式：
CONSTANT 常数名：数据类型：= 表达式；例： CONSTANT fbus: BIT_VECTOR: = “01011001”-;-总线上数据设备向量
CONSTANT dely: TIME: =25 ns; --输入/输出的延迟时间常数所赋的值应与定义的数据类型一致。
数字前可加0，数字中间不能有空格
2.2 以数制基数表示的文字：
数制#基数#指数
数制和指数部分是用十进制数表示的数。指数部分的数如果是 0可以省去不写。现举例如下：
?10#170#
--(十进制数表示，等于 170)
?2#1111_1110#
--(二进制数表示，等于 254)
?16#E#E1
--(十六进制数表示，等于 2#11100000# ，等于224)
（1）文字字符串
文字字符串是用双引号引起来的一串文字，如： “ERROR”，“BOTH S AND Q EQUA TO L”，“X”，“BB$CC”
（2）数位字符串
也称数值字符串、位矢量，是预定义的数据类型BIT的一维数组，它们所代表的是二进制、八进制或十六进制的数组，其位矢量的长度即为等值的二进制数的位数。

VHDL语言的基本语法解析

合集下载

VHDL入门教程

8.VHDL基本语句和函数

VHDL语法简单总结

vhdl基本语法 ifdef

vhdl语法总结4

8.VHDL基本语句和函数

VHDL基本语法

VHDL语言的常用语法

VHDL语言的基本语法解析

VHDL语法简单情况总结

第3章VHDL语法基础

vhdl 基础语法

VHDL语法结构

vhdl基本语法（简略共34页）

VHDL语言入门教程

VHDL基本语句用法

VHDL基本语法

文档推荐

最新文档