时序电路的基本单元

时序逻辑电路和组合逻辑电路的基本单
元
时序逻辑电路和组合逻辑电路是电子技术中一
种基本的、用于控制信号和系统输出结果的电路，
它们都具有基本单元，基本单元是由不同电路组件
组成的电路，它们可以实现特定的功能以完成特定
的任务。

时序逻辑电路的基本单元主要是由反馈和计数
器组成，它们可以用来控制信号的传输、采样和时序，它们可以运行或停止电路，它们可以执行夊齐
逻辑运算，它们主要的部件有门电路（AND、OR、NOT 等）、反馈元件、计数器等。

组合逻辑电路的基本单元主要包括电路选择器、门驱动器、计时器、存储器、模拟电路等，它们可
以实现诸如门驱动、数据传输、存储和计算等多种
功能，它们可以识别端口输入状态，然后根据它们
的不同的组合，产生不同的控制和输出信号。

时序逻辑电路和组合逻辑电路的基本单元都可
以实现多种不同的功能，从而实现相关的电子设备
的发挥。

不同的基本单元可以有不同的用途，可以实现用不同的硬件或软件来实现不同的功能。

此外，它们也可以用于智能分析，以实现复杂的逻辑电路系统。

第12 章习题12-1填空题1. 数字电路分为组合逻辑和时序逻辑两大类。

2. 时序逻辑电路的输出取决于输入状态和输入前的输出状态，因此电路具有记忆功能。

触发器是构成时序逻辑电路的基本单元，其本身也由门电路构成，但其中包含有反馈环节，因此它是时序逻辑电路的基本单元。

3. 集成触发器的置1端可以根据需要预先将触发器置1，置0 端可以根据需要预先将触发器置0，而不受时序脉冲的同步控制。

4. 计数器统计的是CP脉冲的个数，它有3种分类方法，按计数进位不同，分为二进制、十进制和任意进制计数器；按计数规律不同，分为加法、减法和可逆计数器；按计数器中触发器翻转是否同步分为同步计数器和异步计数器，其中同步计数器的计数速度较快。

5. 寄存器是一种能够接收、暂存、传递数码或指令等信息的逻辑部件，它一般由触发器构成，且每个触发器只能存储1 位二进制信息。

6. 半导体存储器有两种，一种称为随机存取存储器，简称RAM；另一种称为只读存储器，简称ROM。

7. 存储器的存储容量是指存储器能够存储0 和1 的个数，一般用字数×位数来表示。

字数指字线的数目，位数指数据线的总的数目。

8. 移位寄存器按移位方向的不同分为左移寄存器、右移寄存器和双向移位寄存器。

9. 在所有触发器中，JK 触发器的逻辑功能是最完善的，它没有同步触发器的空翻现象，也没有同步触发器状态不定的现象，而且比D触发器和T触发器的功能齐全。

10. JK触发器的逻辑功能是J=0，K=0时，Q=0 ；J=0，K=1时，Q=0 ；J=1，K=0时，Q=1 ；J=1，K=1时，翻转。

输入信号过后保持输入信号到来时的功能称为记忆功能，翻转功能称为计数功能。

11. D触发器的逻辑功能可概括为输出端Q的状态永远与输入端D的状态相同，但在画波形图时应为D触发器的Q态与输入端的D态相同。

12. RS触发器的逻辑功能可概括为：R端和S端同时无效时，触发器保持原状态；R端和S端同时有效时，触发器处于不定状态；R端有效，S端无效时，触发器处于1状态；R端无效，S端有效时，触发器处于0 状态。

《时序逻辑电路》知识要点复习一、时序逻辑电路1、时序逻辑电路：电路的输出状态不仅与同一时刻的输入状态有关，也与电路原状态有关。

时序逻辑电路具有记忆功能。

2、时序逻辑电路分类：可分为两大类：同步时序电路与异步时序电路。

（1）同步时序电路：各触发器都受到同一时钟脉冲控制，所有触发器的状态变化都在同一时刻发生。

（2）异步时序电路：各触发器没有统一的时钟脉冲(或者没有时钟脉冲)，各触发器状态变化不在同一时刻发生。

计数器、寄存器都属于时序逻辑电路。

3、时序逻辑电路由门电路和触发器组成，触发器是构成时序逻辑电路的基本单元。

二、计数器1、计数器概述：（1）计数器：能完成计数，具有分频、定时和测量等功能的电路。

（2）计数器的组成：由触发器和门电路组成。

2、计数器的分类：按数制分：二进制计数器、十进制计数器、N 进制(任意进制)计数器；按计数方式分：加法计数器、减法计数器、可逆计数器；按时钟控制分：同步计数器、异步计数器。

3、计数器计数容量（长度或模）:计数器能够记忆输入脉冲的数目，就称为计数器的计数容量（或计数长度或计数模），用 M 表示。

3 位二进制同步加法计数器：M=23=8，n 位二进制同步加法计数器：M=2n，n 位二进制计数器需要用n个触发器。

4、二进制计数器(1)异步二进制加法计数器：如下图电路中，四个JK触发器顺次连接起来，把上一触发器的Q 端输出作为下一个触发器的时钟信号，CP0=CP CP1=QCP2=Q1CP3=Q2，J=K=1J1=K1=1 J2=K2=1 J3=K3=1Q3Q2Q1Q为计数输出，Q3为进位输出，Rd 为异步复位（清0）这样构成了四位异步二进制加计数器。

在计数前清零，Q3Q2Q1Q=0000；第一个脉冲输入后，Q3Q2Q1Q=0001；第二个脉冲输入后，Q3Q2Q1Q=0010；第三个脉冲输入后，Q3Q2Q1Q=0011，……，第15个脉冲输入后，Q3Q2Q1Q=1111，第16个脉冲输入后，Q3Q2Q1Q=0000，并向高位输出一个进位信号，当下一个脉冲来时，进入新的计数周期。

触发器是构成时序逻辑电路的基本单元，触发器按逻辑功能分为RS触发器、JK触发器、D触发器、T触发器和T′触发器等多种类型；按其电路结构分为主从型触发器和维持阻塞型触发器等。

1．JK触发器（1）JK触发器符号及功能JK触发器有两个稳定状态：一个状态是Q＝1，Q=0，称触发器处于“1”态，也叫置位状态；另一个状态是Q＝0，Q＝1，称触发器处于“0”态，也叫复位状态。

JK触发器具有“置0”、“置1”、保持和翻转功能，符号如图l所示。

反映JK触发器的Q n和Q n、J、K之间的逻辑关系的状态表见表1。

状态表中，Qn表示时钟脉冲来到之前触发器的输出状态，称为现态，Q n+1表示时钟脉冲来到之后的状态，称为次态。

图l JK触发器符号表1JK触发器的状态表JK触发器的特性方程为JK触发器的种类很多，有双JK触发器74LS107，双JK触发器74LS114，741S112，74HC73，74HCT73等，有下降沿触发的，也有上升沿触发的。

图l所示的JK触发器是下降沿触发的。

（2）双JK触发器74LS7674LS76是有预置和清零功能的双JK触发器，引脚如图2所示，有16个引脚。

功能表见表2，74LS76是下降沿触发的。

图2 74LS76引脚图表2 74LS76的功能表①当R D＝0，S D＝1时不论CP，J，K如何变化，触发器的输出为零，即触发器为“0”态。

由于清零与CP脉冲无关，所以称为异步清零。

②当R D＝1，S D＝0时不论CP，J，K如何变化，触发器可实现异步置数，即触发器处于“1”态。

③当R D＝1，S D＝1时只有在CP脉冲下降沿到来时，根据J，Κ端的取值决定触发器的状态，如无CP脉冲下降沿到来，无论有无输人数据信号，触发器保持原状态不变。

2．D触发器（1）D触发器符号及功能D触发器具有置“0”和置“1”功能，其逻辑符号如图3所示，其逻辑功能为：在CP上升沿到来时，若D＝I，则触发器置1；若D＝0，则触发器置0，D触发器的特性方程为D触发器的状态表见表3图3 D触发器的逻辑符图3 D触发器的逻辑符图3所示的D触发器是上升沿触发的，也有下降沿触发的D触发器。

第6 章时序逻辑电路61时序逻辑电路的简介§ 6.1 时序逻辑电路的简介时序逻辑电路结构基本单元:触发器(基本逻辑门+反馈线基本单元: 触发器( 基本逻辑门+ 反馈线)具有记忆功能输入输出取决于以前的状态同步的异步的所有触发器在时钟脉冲的同一个边沿被触发1时序电路分类触发器不在同一时刻触发时序电路的结构:组合逻辑电路+ 触发器（存储单元）X Z组合逻辑电路X: 外部输入Z：外部输出wQ触发器电路W: 控制输入J, K, D, TW:控制输入--J K D TQ:触发器的状态Q: 触发器的状态2XZ各变量之间的关系:组合逻辑电路(,)Z F X Q =)输出方程触发器电路wQ(,W H X Q =1n nG W +=特征方程驱动方程(,)QQ 按照电路中输出变量是否和输入变量直接相关时序电路Mealy -type (米里型)输出Z Q n X3Moore -type (莫尔型)输出Z ~ Q n§6.2 同步时序电路的分析电路分析: 给定电路, 研究电路的原理，描述电路的功能.例1: 分析下图的同步时序电路1)输入控制输入X J 0, K 0, J 1, K 14输出状态ZQ 1 (高位), Q 0 (低位)列出方程n nn表示当前状态不能省略n 表示当前状态，不能省略状态图图例0nQ 1n Q 11n Q +10n Q +XZ 状态表X/ZQ 1Q 00101000 0 00 0 10 1 00110010/00100001 0 01 0 11100 1 1010010/01/01/11/01/00000101 1 01 1 100110/10/010对应一个CLK每条转换线对应着真值表中的行7每条转换线对应着真值表中的一行4) 电路功能0/0X/Z Q 1Q 001110/01/01/11/01/0000/10/010状态图的主循环：摸3的双向加法器X=0, M-3 加法器：Z ＝1，进位；顺时针循环X=1M 3减法器借位8X=1, M-3 减法器：Z ＝1，借位。

第五章时序逻辑电路前面介绍的组合逻辑电路无记忆功能。

而时序逻辑电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，或者说与电路以前的输入状态有关，具有记忆功能。

触发器是时序逻辑电路的基本单元。

本章讨论的内容为时序逻辑电路的分析方法、寄存器和计数器的原理及应用。

第一节时序逻辑电路的分析一、概述1、时序逻辑电路的组成时序逻辑电路由组合逻辑电路和存储电路两部分组成，结构框图如图5-1所示。

图中外部输入信号用X（x1，x2，…，x n）表示；电路的输出信号用Y（y1，y，…，y m）表示；存储电路的输入信号用Z（z1，z2，…，z k）表示；存储电2路的输出信号和组合逻辑电路的内部输入信号用Q（q1，q2，…，q j）表示。

图5-1 时序逻辑电路的结构框图可见，为了实现时序逻辑电路的逻辑功能，电路中必须包含存储电路，而且存储电路的输出还必须反馈到输入端，与外部输入信号一起决定电路的输出状态。

存储电路通常由触发器组成。

2、时序逻辑电路逻辑功能的描述方法用于描述触发器逻辑功能的各种方法，一般也适用于描述时序逻辑电路的逻辑功能，主要有以下几种。

（1）逻辑表达式图5-1中的几种信号之间的逻辑关系可用下列逻辑表达式来描述：Y =F(X，Q n)Z =G(X，Q n)Q n+1=H(Z，Q n)它们依次为输出方程、状态方程和存储电路的驱动方程。

由逻辑表达式可见电路的输出Y不仅与当时的输入X有关，而且与存储电路的状态Q n有关。

（2）状态转换真值表状态转换真值表反映了时序逻辑电路的输出Y、次态Q n+1与其输入X、现态Q n的对应关系，又称状态转换表。

状态转换表可由逻辑表达式获得。

（3）状态转换图状态转换图又称状态图，是状态转换表的图形表示，它反映了时序逻辑电路状态的转换与输入、输出取值的规律。

（4）波形图波形图又称为时序图，是电路在时钟脉冲序列CP的作用下，电路的状态、输出随时间变化的波形。

应用波形图，便于通过实验的方法检查时序逻辑电路的逻辑功能。

模块八检测题答案(一) 填空题：1．触发器的逻辑功能通常可用、、和等多种方法进行描述。

（功能真值表，逻辑函数式，状态转换图，时序波形图）2．组合逻辑电路的基本单元是，时序逻辑电路的基本单元是。

（门电路，触发器）3．触发器具有“空翻”现象，且属于触发方式的触发器；为抑制“空翻”，人们研制出了触发方式的JK触发器和D触发器。

（钟控RS，电平，边沿）4．JK触发器具有、、和四种功能。

欲使JK触发器实现n+1的功能，则输入端J应接，K应接。

n QQ=（置0 ，置1 ，保持，翻转，1 ，1 ）5．同步RS触发器的状态变化是在时钟脉冲期间发生的，主从RS 触发器的状态转变是在时钟脉冲发生的。

（CP=1, 下降沿)6．时序逻辑电路按各位触发器接受信号的不同，可分为步时序逻辑电路和步时序逻辑电路两大类。

在步时序逻辑电路中，各位触发器无统一的信号，输出状态的变化通常不是发生的。

(时钟脉冲控制,同,异,异,时钟脉冲控制,同一时刻)7．分析时序逻辑电路时，首先要根据已知逻辑的电路图分别写出相应的方程、方程和方程，若所分析电路属于步时序逻辑电路，则还要写出各位触发器的方程。

(驱动,输出,次态,异,时钟脉冲)8．寄存器可分为寄存器和寄存器，集成74LS194属于移位寄存器。

用四位移位寄存器构成环行计数器时，有效状态共有个；若构成扭环计数器时，其有效状态是个。

(数码，移位，双向，4 ，8 ）9．74LS194是典型的四位型集成双向移位寄存器芯片，具有、并行输入、和等功能。

（TTL，左移和右移，保持数据，清除数据）10．逻辑图输入端子有圆圈的表示触发，输出端子有圆圈的表示；不带三角符号的表示方式，带三角符号的表示方式；带三角符号及圆圈的表示触发，有三角符号不带圆圈的表示触发。

（低电平，“非”，电位触发，边沿触发方式，下降沿，上升沿）（二）判断题（错）1．基本的RS触发器具有“空翻”现象。

（错）2．钟控的RS触发器的约束条件是：R＋S=0。