下载文档原格式
Cadence工具简介1，逻辑设计与验证工具* 逻辑仿真工具: Cadence NC-Verilog, Verilog-XL, NCSim,Simvision Waveform Viewer* 综合工具: Cadence BuildGates* 形式验证工具: VerplexLEC2．综合布局布线工具SoC Encounter—可应用于如90nm及其以下的SOC设计；△ SE-PKS—可应用于如复杂时序收敛的IC设计；△ Fire & Ice QX and SignalStorm—可应用于3维电阻电容参数提取及延时计算；△ VoltageStorm—可应用于功耗分析；△ CeltIC—可应用于信号完整性分析。
3 system level design工具综合（Hardware Design System 2000）算法验证（SPW）△ 结构设计工具(SystemC-based simulators, CoWare, etc)△ 硬件/软件混合设计工具(Verification Platform, Seamless, etc)△ 模拟/混合信号工具(AMS, Agilent ADS, etc)4，CIC(layout & custom layout) 全定制集成电路布局设计工具△ Virtuoso Layout Editor△ Assura (Layout verification)5，AMS (analog mixed signal, RF analysis and design)模拟集成电路设计工具。
AnalogDesignEnvironment。
MixedSignal Design Environment。
Analog Modeling with Verilog-A。
Spectre Circuit Simulator6，HS-PSD(high speed PCB system design) 高速系统和板极设计工具o Concept HDL Front-to-Back Design Flow –原理图输入工具o PCB Librarian –器件建库工具o Allegro PCB Layout System – PCB板布局布线工具o Specctra AutoRoute Basics –基本自动布线器o Advanced Specctra Autorouting Techniques –高级自动布线器o SpecctraQuest Foundations –信号完整性仿真工具o Advanced SpecctraQuest Techniques –高级信号仿真工具*VerilogHDL 仿真工具 Verilog-XL*电路设计工具 Composer电路模拟工具 Analog Artist*版图设计工具 Virtuoso Layout Editor版图验证工具 Dracula 和 Diva*自动布局布线工具 Preview 和 Silicon Ensembleform:Mr Bond coms-chip expert设计任务 EDA工具功能仿真和测试 a. Cadence, NC_simb. Mentor ModelSim (调试性能比较突出)c. Synopsys VCS/VSSd. Novas Debussy (仅用于调试)逻辑综合 a. Synopsys, DCb. Cadence, BuildGatesc. Mentor, LeonardoDFT a. Mentor, DFTAdvisorb. Mentor, Fastscanc. Mentor, TestKompressd. Mentor, DFTInsighte. Mentor, MBISTArchitectf. Mentor, LBISTArchitectg. Mentor, BSDArchitecth. Mentor, Flextesti. Synopsys, DFT Complierj. Synopsys, Tetra MAXk. Synopsys, BSD Complier布局,时钟树综合和自动布线a. Cadence, Design Plannerb. Cadence, CT-Genc. Cadence, PKSd. Cadence, Silicon Ensemblee. Synopsys, Chip Architectf. Synopsys, Floorplan Managerg. Synopsys, Physical Complier & Apolloh. Synopsys, FlexRoute网表提取及RC参数提取物理验证a. Mentor, xCalibreb. Cadence, Assure RCXc. Synopsys, Star-RCXTd. Mentor, Calibree. Synopsys, Herculef. Cadence, Assure延时计算与静态时序分析a. Synopsys, Prime Timeb. Cadence, Pearlc. Mentor, SST Velocity形式验证 a. Mentor, FormalProb. Synopsys, Formalityc. Cadence, FormalCheck功能优化与分析 a. Synopsys, Power Compilerb. Synopsys, PowerMill-ACEHDLQA a. TransEDA, Verification Navigatorb. Synopsys, LEDAFPGA开发 a. Mentor, FPGAdvantageb. XILINX, ISEc. Altera, QuartusIISoC开发 a. Mentor, Seamless CVEb. Cadence, SPWc. Synopsys, Co-Centric版图设计工具 a. Cadence, Virtuosob. Mentor, IC-Stationc. 思源科技, Laker电路级仿真 a. Mentor, ELDOb. Mentor, ADMSc. Cadence, Spectre, Spectre RFd. Cadence, AMSe. Synopsys, Star-Hspice以下只是个人和本公司的评价，不一定十分全面，仅供参考。
Cadence使用初步简介在早期的ASIC 设计中电路图起着更为重要的作用作为流行的CAD软件Cadence 提供了一个优秀的电路图编辑工具Composer。
Composer不但界面友好操作方便而且功能非常强大电路图设计好后其功能是否正确性能是否优越必须通过电路模拟才能进行验证Cadence 同样提供了一个优秀的电路模拟软件Analog Artist由于Analog Artist 通过Cadence 与Hspice 的接口调用Hspice 对电路进行模拟。
但是我们的虚拟机中并没有安装Hspice软件，所以我们使用Cadence自带的仿真软件进行仿真。
本章将介绍电路图设计工具Composer 和电路模拟软件Analog Artist 的设置启动界面及使用方法简单的示例以及相关的辅助文件以便大家能对这两种工具有一个初步的理解。
一、Cadence平台的启动：①右击桌面，在弹出菜单中单击open Terminal②在弹出的终端中输入icfb&然后按回车启动Cadence③Cadence启动过程④Cadence启动完成后，关闭提示信息二、设计项目的建立①点击Tools—Library Manager…启动设计库管理软件②启动设计库管理软件③点击File—New--Library新建设计库文件④在弹出的菜单项中输入你的设计的库的名称，比如MyDesign，点击OK⑤选择关联的工艺库文件，我们选择关联已有的工艺库文件，点击OK⑥在弹出菜单中的Technology Library下拉菜单中选择我们需要的TSMC35mm 工艺库，然后点击OK。
⑦设计的项目库文件建立完成，然后我们在这个项目库的基础上建立其子项目。
点击选择mydesign,然后点击File-New-Cell View…⑧输入子项目的名称及子项目的类型，多种类型，目前课程设计中用到的主要是电路图编辑和版图编辑。
在设计版图之前我们假定先设计原理图：所以我们选择，然后点击OK。
CADENCE PCB板级电路系统设计简介Cadence软件系统对PCB板级的电路系统设计流程，包括了原理图输入、数字、模拟及混合电路仿真；FPGA可编程逻辑器件设计；自动布局、布线；印刷电路板图及生产制造数据输出；MCM电路版图设计；以及针对高速PCB板MCM电路的信号完整性分析等，从前到后提供了完整的输入、分析、版图编辑和制造的全线EDA辅助设计工具。
整个系统主要分十四个功能模块：1．Concept HDL—混合及输入工具；2．Check Plus—规则检查工具；3．Allero Expert—PCB设计专家系统；4．Allero Designer—PCB设计系统；5．PCB Design Studio—PCB设计工具；6．FPGA Studio/Expert—FPGA设计系统；7．Specctra Expert—自动布线专家系统；8．Allero Viewer—Allero 浏览器；9．SpecctraQuest SI Expert—高速电路板系统设计和分析；10．SpecctraQuest Signal Explorer—布线前，布线后的信号完整性分析；11．EMControl—电磁兼容设计工具；12．Advanced Package Designer—高密度IC封装设计；13．Advanced Package Engineer--高密度IC封装设计和分析；14．Analog Workbench—模拟混合信号仿真系统。
上述功能模块主要完成以下一些特有功能：1．针对数字电路的逻辑分析，Cadence采用业界喻为“黄金仿真器”的Verilog-XL以及NC Simulator为核心，配以Sim Vision 所提供的直观、易用的仿真环境，构成了顺畅的数字电路分析流程。
2．针对模拟电路的功能验证，Cadence采用非常符合工程技术人员使用的工具界面，配合高精度、强收敛的模拟仿真器所提供的直流、交流、瞬态功率分析、灵敏度分析及参数优化等功能，可以辅助用户完美地实现模拟电路以及数、模混合电路的分析。
第1章Cadence系统简介1.1 Cadence系统概述1.1.1博大精深的Cadence系统Cadence系统是一个大型的EDA软件，它几乎可以完成电子设计的方方面面，包括ASIC设计、FPGA设计和PCB板设计。
与另一EDA软件Synopsys相比，Cadence的综合工具略为逊色。
然而，Cadence在仿真、电路图设计、自动布局布线、版图设计及验证等方面却有着绝对的优势。
Cadence与Synopsys的结合可以说是EDA设计领域的黄金搭档。
此外，Cadence公司还开发了自己的编程语言skill，并为其编写了编译器。
由于skill语言提供编程接口甚至与C语言的接口，故而可以Cadence为平台进行扩展，用户还可以开发自己的基于Cadence 的工具。
实际上，整个Cadence软件可以理解为一个搭建在skill语言平台上的可执行文件集。
所有的Cadence工具都是用Skill语言编写的，但同时由于Cadence 的工具太多而显得有点凌乱。
这给初学者带来了更多的麻烦。
Cadence包含的工具较多，包括了EDA设计的各个方面。
本讲义旨在介绍Cadence的入门知识，所以不可能面面具到，只能根据ASIC设计流程，介绍ASIC 设计者常用的一些工具，例如仿真工具Verilog-XL，布局布线工具Preview和Silicon Ensemble，电路图设计工具Composer，电路模拟工具Analog Artist，版图设计工具Virtuoso Layout Editor，版图验证工具Diva与Dracula，最后简单介绍一下Skill语言的编程。
Cadence特点：1.全球最大的EDA公司2.提供系统级至版图级的全线解决方案3.系统庞杂，工具众多，不易入手4.除综合外，在系统设计，在前端设计输入和仿真，自动布局布线，版图设计和验证等领域居行业领先地位5.具有广泛的应用支持6.电子设计工程师必须掌握的工具之一Cadence功能：1.系统级设计：System-Level Design2.功能验证：Function Verification3.仿真：Simulation4.综合：Synthesis5.布局布线：Place-and-Route6.模拟、射频、混合信号设计：Analog，RF，and Mixed-Signal Design7.物理验证与分析：Physical Verification and Analysis8.打包：IC Packaging9.PCB设计：PCB DesignIC设计工具排行榜：1.VHDL仿真：Cadence→IKOS→Vantage→Synopsys2.行为综合：Synopsys→Alta3.逻辑综合：Synopsys→Compass→Mentor Graphics4.可测性设计：Synopsys→Sunrise→Compass5.低功耗设计：Synopsys→Epic6.布局布线：Cadence→Avant!→Mentor Graphics7.后仿真：Synopsys→Cadence→Compass→IKOS→Vantage1.1.2ASIC设计流程图1.1 ASIC典型设计流程设计流程是规范设计活动的准则，好的设计流程对于产品的成功至关重要。
