下载文档原格式
三三不息PCI-E3.0即将走来
佚名
【期刊名称】《电脑迷》
【年(卷),期】2010(000)005
【摘要】"3"在2009年和2010年,都是非常特殊的幸运数字。
2009年,我们看到了SATA3.0、USB3.0的诞生,而2010年,大家将有机会见证PCI-E3.0的诞生。
相比之下,作为视觉设备和其他扩展设备主要接口的PCI-E3.0,意义比前两者更显重要。
【总页数】1页(P41)
【正文语种】中文
【相关文献】
1.赛灵思推出符合PCI-E3．0标准的集成模块 [J],
2.PCI-E3．0标准三年热身赛现在终于来了 [J],
3.关于N卡的PCI-E3.0补丁 [J], KKK
4.点燃极速之旅 NVMe PCI-E3.0 SSD独家首测 [J],
5.2011，即将到来的这一年——移动和无线向企业IT走来 [J],
因版权原因，仅展示原文概要，查看原文内容请购买。
PCI-E - 简介PCI-E(PCI-Express的所写)是最新的总线和接口标准，它原来的名称为“3GIO”，是由英特尔提出的，很明显英特尔的意思是它代表着下一代I/O接口标准。
交由PCI-SIG（PCI特殊兴趣组织）认证发布后才改名为“PCI-Express”。
这个新标准将全面取代现行的PCI和AGP，最终实现总线标准的统一。
它的主要优势就是数据传输速率高，目前最高可达到10GB/s以上，而且还有相当大的发展潜力。
PCI Express也有多种规格，从PCI Express 1X到PCI Express 16X，能满足现在和将来一定时间内出现的低速设备和高速设备的需求。
能支持PCI Express的主要是英特尔的i915和i925系列芯片组。
当然要实现全面取代PCI和AGP也需要一个相当长的过程，就象当初PCI取代ISA一样，都会有个过渡的过程。
PCI-E采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，达到PCI所不能提供的高带宽。
相对于传统PCI总线在单一时间周期内只能实现单向传输，PCI-E的双单工连接能提供更高的传输速率和质量，它们之间的差异跟半双工和全双工类似。
PCI-E - 历史每一个PCI Express插槽拥有专用的连至PC内存的带宽，而不同于PCI的共享带宽习惯了做业界规范制定者的Intel，在2001年宣布了要用一种新的技术取代PCI总线和多种芯片的内部连接。
并称之为第三代I/O总线技术(很明显Intel的意思是它代表着下一代I/O接口标准)。
该总线的规范由Intel支持的AWG（Arapahoe Working Group）负责制定。
2002 年4月17日，AWG正式宣布3GIO 1.0规范草稿制定完毕，并移交PCI-SIG进行审核（主要以Intel、AMD、IBM、DELL、NVIDIA等20多家业界主导公司开始起草3GIO，2002年草案完成，2002年7月23日经过审核后正式公布。
PCIe3.0+USB3.0!Intel 7系芯片组解析Intel今年发布的Sandy Bridge处理器虽然让人眼前一亮，但配套的6系列芯片组却相当不给力：LGA1155与LGA115接口完全不兼容、规格改进有限、芯片组磁盘控制器出现BUG、加之P67和H67定位模糊不清，整个6系列芯片组都让人比较失望。
好在2012年初Intel就会发布全新的7系列芯片组，新一代主流芯片组将会沿用LGA1155接口，与6系列保持完美兼容，但无论处理器还是芯片组规格都会有很大的改进。
Intel 7系芯片组，包括面向主流平台的第二代Sandy Bridge（Ivy Bridge）LGA 1155芯片组，以及面向发烧用户的X79芯片组，将采用全新LGA2011接口（支持四通道DDR3内存）。
新的工艺，新的架构以及一些新的技术值得我们期待，下面就让我们一起来分享这些即将或者将要推出的产品吧。
第2页：Z68芯片组：P67与H67的合体5月11日，Intel就将发布这款期待已久的芯片组，它采用了LGA 1155接口，支持现有的Sandy Bridge架构处理器。
Intel Z68芯片将和P67一样，拥有强大的超频能力，不过它同时也支持H67的显示输出功能，基本上我们可以把它看作是P67与H67的合体，用户就不需要再纠结于选H67还是P67的问题了，直接购买Z68即可，但价格当然要更高一些。
另外值得关注的还有Smart Response技术。
据悉Z68芯片推出时，一些主板厂商推出的主板都将捆绑Lucid V irtu软件，用户能够更具自己的需求动态切换显示模块，节能和性能两不误。
Intel Smart Response技术只在传统PC上添加一块SSD固态硬盘，让其作数据缓存只用，能够有效提高那些数据读取和写入速度，使得容量和速度得到了很好的平衡。
第3页：X79芯片组：四通道顶级平台取代X58服役了3年的X58，终于要退役，这是Intel芯片组中最长寿的芯片组之一，从推出到现在，历经岁月沧桑，一直占据高端的统治地位。
PCIe3.0+USB3.0!Intel 7系芯片组解析Intel今年发布的Sandy Bridge处理器虽然让人眼前一亮，但配套的6系列芯片组却相当不给力：LGA1155与LGA115接口完全不兼容、规格改进有限、芯片组磁盘控制器出现BUG、加之P67和H67定位模糊不清，整个6系列芯片组都让人比较失望。
好在2012年初Intel就会发布全新的7系列芯片组，新一代主流芯片组将会沿用LGA1155接口，与6系列保持完美兼容，但无论处理器还是芯片组规格都会有很大的改进。
Intel 7系芯片组，包括面向主流平台的第二代Sandy Bridge（Ivy Bridge）LGA 1155芯片组，以及面向发烧用户的X79芯片组，将采用全新LGA 2011接口（支持四通道DDR3内存）。
新的工艺，新的架构以及一些新的技术值得我们期待，下面就让我们一起来分享这些即将或者将要推出的产品吧。
第2页：Z68芯片组：P67与H67的合体5月11日，Intel就将发布这款期待已久的芯片组，它采用了LGA 1155接口，支持现有的Sandy Bridge架构处理器。
Intel Z68芯片将和P67一样，拥有强大的超频能力，不过它同时也支持H67的显示输出功能，基本上我们可以把它看作是P67与H67的合体，用户就不需要再纠结于选H67还是P67的问题了，直接购买Z68即可，但价格当然要更高一些。
另外值得关注的还有Smart Response技术。
据悉Z68芯片推出时，一些主板厂商推出的主板都将捆绑Lucid Virtu软件，用户能够更具自己的需求动态切换显示模块，节能和性能两不误。
Intel Smart Response技术只在传统PC上添加一块SSD固态硬盘，让其作数据缓存只用，能够有效提高那些数据读取和写入速度，使得容量和速度得到了很好的平衡。
第3页：X79芯片组：四通道顶级平台取代X58服役了3年的X58，终于要退役，这是Intel芯片组中最长寿的芯片组之一，从推出到现在，历经岁月沧桑，一直占据高端的统治地位。
pcie工作原理PCIe（Peripheral Component Interconnect Express）是一种计算机总线接口标准，用于连接计算机内部的各种硬件设备。
它是由Intel公司于2004年引入的，取代了过时的PCI（Peripheral Component Interconnect）标准，成为现代计算机中最常用的扩展接口。
PCIe的工作原理可以简单概括为数据传输和控制。
它采用了一种高速的串行通信方式，通过点对点连接的方式进行数据传输。
每个PCIe设备都有一个独立的通信通道，与主机或其他设备之间直接进行数据交换，这样可以避免多个设备之间的冲突和竞争。
PCIe采用了差分信号传输技术，即每个传输线上同时传输两个信号，一个为正相位信号，另一个为反相位信号。
通过比较两个信号的差异，可以减少电磁干扰对数据传输的影响，提高传输的可靠性和稳定性。
同时，PCIe还采用了8b/10b编码方式，将8位数据编码为10位，以提高数据传输的效率和可靠性。
PCIe的数据传输速度通常以每秒传输的数据位数来衡量，例如PCIe 3.0 x16表示每秒可以传输16个字节的数据。
PCIe的速度分为几个不同的版本，包括PCIe 1.0、PCIe 2.0、PCIe 3.0、PCIe 4.0和PCIe 5.0。
每个版本都提供了不同的带宽和传输速度，以满足不同设备的需求。
PCIe的工作原理涉及到两个主要的组件：主机和设备。
主机是指计算机或服务器中的主控制器，负责控制和管理所有的PCIe设备。
设备是指连接到主机上的各种硬件设备，如显卡、网卡、存储控制器等。
主机通过PCIe插槽将设备连接到主机上，从而实现数据传输和控制。
在PCIe的工作过程中，主机会向设备发送一系列的控制和配置命令，以初始化设备并建立通信连接。
设备在接收到命令后，根据命令执行相应的操作，并将执行结果返回给主机。
主机和设备之间的数据传输是通过数据包来实现的，每个数据包包含了一定数量的数据以及一些控制信息，用于保证数据的完整性和准确性。
泰克为完整的PCIe3．0测试解决方案增添功能
佚名
【期刊名称】《单片机与嵌入式系统应用》
【年(卷),期】2011(11)2
【摘要】泰克公司为业内完整的PCI Express3．0解决方案推出新的选择。
最新解决方案使用泰克DPO／DSA／MS070000系列示波器，
【总页数】1页(P87-87)
【关键词】泰克公司;测试解决方案;PCI;Ie3.0;功能;示波器;DSA;DPO
【正文语种】中文
【中图分类】TP336
【相关文献】
1.泰克为PCI Express 3.0测试解决方案增添新功能 [J],
2.泰克为业内最完整的PCIe
3.0测试解决方案增添功能 [J],
3.泰克为业内最完整的PCle 3.0测试解决方案增添功能\安森美半导体推出高性能语音捕获SoC [J],
4.泰克为业内最完整的PCIe 3．0测试解决方案增添功能 [J],
5.泰克为最完整的PCIe3.0测试解决方案增添新功能 [J],
因版权原因，仅展示原文概要，查看原文内容请购买。
胡为东系列文章之九--PCIE 3.0 的发射机物理层测试一、PCIE 3.0 与PCIE 2.0PCIE 3.0 相对于它的前一代PCIE 2.0 的最主要的一个区别是速率由5GT/s 提升到了8GT/s。
为了保证数据传输密度和直流平衡以及时钟恢复，PCIE 2.0 中使用了8B/10B 编码，即将每8 位有效数据编码为10 位数据进行传输，这样链路中将会有20%信息量是无效的，即使得链路的最大传输容量打了20%的折扣。
而速率提升的目的是为了更快的传输数据，编码方式也不可或缺，因此在PCIE 3.0 中还通过使用128B/130B 的编码方式（无效信息量减低为1.5625%），同时使用加扰的方式（即数据流先和一个多项式异或得到一个更加随机性的数据，到接收端使用同样的多项式将其恢复出来）来实现数据传输密度和直流平衡以及时钟恢复的实现。
另外一个区别是，PCIE 3.0规范已经要求接收机测试为必测项目，而PCIE 2.0 是选测项目。
下表所示为PCI Express 2.0 与PCI Express 3.0 的主要不同点的对比。
二、PCIE 3.0 发射机物理层测试PCIE 3.0 发射机测试项目，如下图（力科的一致性测试软件中包含的测试项目）所示为PCIE 3.0 的CEM 规范（Ver0.3）以及PCIE 3.0 的基本规范（Rev3.0，Ver0.9）中规定的发射机测试项目。
1.TxEQ Preset 测试（Test 1.1）由于PCIE 3.0 的速率已经达到8Gb/s，而且传输的通道往往需要经历主板至板卡，整个链路会比较长，这样就会导致高速信号比较大的损耗。
为了补偿通道的损耗，确保接收端信号眼图能够张开，通过使用相应的加重（去加重或者预加重）及均衡技术是非常有必要的。
因此PCIE 3.0 在发送端使用了施加去加重（de-emphasis）和前冲（preshoot）功能。
由于不同的设计或者不同的产品中PCIE 3.0 信号传输通道的长度是不等的，为了应对更多复杂的情况，PCIE 3.0 规范中规定了发送端可实现11 种等级的去加重（de-emphasis）和前冲（preshoot）功能。
万字干货PCI-E 3.0简介及信号和协议测试方法PCI-E标准自从推出以来，1代和2代标准已经在PC 和Server上逐渐普及，用于满足高速显卡、高速存储设备对于高速数据传输的要求。
出于支持更高总线数据吞吐率的目的，PCI-SIG组织在2010年制定了PCI-E 3.0，即PCI-E 3代的规范，数据速率达到8Gbps。
目前，PCI-E 3.0已经出现在一些高端的Server上，而在普通PC上的应用也是指日可待。
PCI-E 3.0总线究竟有什么特点？对于其测试有什么特殊的地方呢？本文我们就来探讨一下。
由于文章略长，大家可以收藏到微信或点击下图下载全文PDF文档，进行深度学习。
目录：1、PCI-E 3.0 简介；2、PCI-E 3.0 发送及接收端的变化；3、PCI-E 3.0 发送端信号质量测试；4、PCI-E 3.0 接收端容限测试；5、PCI-E 3.0 的协议分析；6、PCI-E 3.0 的协议一致性和可靠性测试；1PCI-E 3.0简介制定PCI-E 3代规范的目的主要是要在现有的廉价的FR4板材和接插件的基础上提供比PCI-E 2代高一倍的有效数据传输速率，同时保持和原有1代、2代设备的兼容。
别看这是个简单的目的，但实现起来可不容易。
>>> 如何将数据传输速率提高一倍？PCI-E 2代在每对差分线上的数据传输速率是5Gbps，相对于1代数据速率的两倍；而PCI-E3代要相对于2代把速率也提高一倍，理所当然的是把数据传输速率提高到10Gbps。
但是就是这个10Gbps带来了很大的问题，因为PC和Server上出于成本的考虑，普遍使用便宜的FR4的PCB板材以及廉价的接插件，如果不更换板材和接插件，很难保证10Gbps的信号还能在原来的信号路径上可靠地传输很远的距离（典型距离是15～30cm）。
因此PCI-SIG最终决定把PCI-E 3代的数据传输速率定在8Gbps。
PCI-E 3.0标准规范早在2007年上半年PCI-E 2.0版规范刚刚公布的时候，PCI Express技术标准组织PCI-SIG就准备用两年多的时间将其快速进化到第三代，但是谁也没想到PCI-E 3.0的酝酿过程会如此一波三折，直到3年半以后才最终修成正果。
PCI-SIG主席兼总裁几乎泪流满面：“PCI-SIG始终致力于I/O创新，我们也很骄傲地向我们的成员发布PCI-E 3.0规范。
PCI-E 3.0架构从细节上对前两代PCI-E规范进行了极大地改进，为我们的成员在各自领域继续创新提供了所必需的性能和功能。
”在对可制造性、成本、功耗、复杂性、兼容性等诸多方面进行综合、平衡之后，PCI-E 3.0规范将数据传输率提升到8GHz|8GT/s(最初也预想过10GHz)，并保持了对PCI-E 2.x/1.x的向下兼容，继续支持2.5GHz、5GHz信号机制。
基于此，PCI-E 3.0架构单信道(x1)单向带宽即可接近1GB/s，十六信道(x16)双向带宽更是可达32GB/s。
PCI-E 3.0同时还特别增加了128b/130b解码机制，可以确保几乎100%的传输效率，相比此前版本的8b/10b机制提升了25%，从而促成了传输带宽的翻番，延续了PCI-E规范的一贯传统。
新规范在信号和软件层的其他增强之处还有数据复用指示、原子操作、动态电源调整机制、延迟容许报告、宽松传输排序、基地址寄存器(BAR)大小调整、I/O 页面错误等等，从而全方位提升平台效率、软件模型弹性、架构伸缩性。
PCI-E 3.0规范完整文档现已向PCI-SIG组织成员公布其中详细描述了PCI-E架构、互联属性、结构管理、编程接口等等，但没有公开发表。
2012年1月9日，世界上首块PCI-E 3.0显卡Radeon HD 7970问世。
主板上的高速铁路，PCI-E 3.0技术及发展一览2011-7-28 18:01 | 作者：bolvar| 关键字：PCI-E3.0,5GT/s,8GT/s,PCI,PCI ExpressPCI-E作为电脑中的系统总线，不仅是显卡的数据要通过它，就连我们使用最多的USB、SATA等其他接口的数据最终都是通过PCI-E总线才与送到CPU中处理的。
那些见不得人的事PCIe 3.0技术解析 北京[ 原创] 作者:小熊在线-宁道奇日期:2010年08月19日经过了一系列不幸的延期之后，PCI Express 3.0总线规范已经正式出炉，它可以向下兼容PCIe 2.0总线规范。
对于许多初级读者来说，这个名字也许太过于抽象了。
它并不像是主板和处理器那样有实实在在的实体可以拿来比划解说。
对于深奥难懂的技术，那都是一些深藏在主板内部“见不得人的事儿”。
在这篇文章中，小编将带你领略下一代计算机体系架构中最为重要的技术——PCI Express 3.0总线。
摩尔定律指出，半导体芯片的集成度每两年将增加一倍的晶体管数量。
这往往被误解为，处理器的速度每两年就会快一倍。
而通常处理器的速度与晶体管的集成度又有千丝万缕的关系，因此普通消费者通常会对PC的性能提升有很大的期望。
然而，正如你注意到的，当代的处理器的主频速度已经停滞在3.6至4GHz之间。
因此整个计算机行业不得不寻求其他途径来加速硬件的处理性能。
在这方面，系统内部需要一个高速数据传输通道，这就是PCI Express承载的使命，也是它最伟大的意义之所在。
它是一项开放标准的技术，能够支持高速显示卡，扩展卡，以及计算机各个部件，让他们协同工作。
PCI Express系统总线目前已经被认为是多核心处理器性能发挥最重要的因素之一。
虽然双核心、四核心、六核心处理器可以充分的利用多线程技术来为应用程序做优化，但是每个程序都依赖于计算机中的PCI Express总线来完成从一处到另一处的数据传输。
而目前整个计算机系统各个部件之间的数据通信也都依赖于PCI Express总线。
许多行业分析家都曾经做过预期，新一代主板芯片组和PCI Express 3.0总线规范在2010年第一季度就可以完成。
不幸的是，新的3.0规范中向下兼容方面遇到了不小的技术难题。
因此跳票和推迟不断。
现在我们可以预期的是，在今年下半年的某个时刻等待官方正式发布这一标准。
而最近我们与PCI-SIG，负责监督实施PCI和PCI Express规范标准制定的组织进行了电话专访，我们开始渐渐拨开云雾，对这项在未来对整个计算机行业产生深远影响的系统总线规范有了进一步了解。
与我们参与讨论的有Al Yanes，他是PCI-SIG的主席。
Ramin Neshati，PCI-SIG串行通信工作组的主席。
他们亲切向我们介绍了PCI Express 3.0的开发时间表。
6月23日，周三。
PCI Express 3.0版本的0.71版发布。
Al Yanes表示：我们在0.71版本，终于很好的修正了向下兼容性的问题，这些为题给最初的规格研发带来了很大的难题。
不过我们现在已经基本解决了。
Ramin Neshati 将PCI Express3.0的问题总结为“DC wandering”问题。
他解释道，传统的PCI Express 2.0总线没有足够多的1和0，它让早期的设备无法兼容未来的PCI Express 3.0设备。
现在向下兼容性的问题已经解决了。
PCI-SIG宣称今夏晚些时候会发布0.9版本的正式评估板，到了今年第四季度就会正式发布1.0版本。
通过这条消息我们可以断定，PCI Express3.0注定与我们相约2010年。
当然，最迫切的消费者肯定要发问，我们何时才能在商店的货架上看到支持PCI Express 3.0的主板。
Neshati解释说，根据他的预计2011年第一季度就可以看到相关厂商发布基于PCIe 3.0的产品。
你可以在上面图表的三角形标志处看到具体的时间。
Neshati补充说道，目前PCI Express 3.0规格已经不会再有太大的变动，唯一改变的也许是软体和固件相关的小修补，这些工作将会在v0.9和v1.0的版本中作相应调整。
当你正式在货架上看到PCI Express 3.0的产品时，他们都会支持v1.0的最终版。
在此期间PCI-SIG会针对厂商的产品作认证检测。
最终，时间跨度到右边的三角形处，PCI-SIG就会正式开始公布支持PCI Express 3.0规范的白名单。
同时所有出品的产品，都会打上专属的logo标识。
另外，到2011年第三季度时，我们也许就会在小熊商城、淘宝网这样的地方购买到相应的产品了。
陆续会有更多的PCI Express 3.0认证的产品上市。
PCI Express 2.0和PCI Express 3.0之间的最大区别就是数据吞吐量有显著增加。
PCI Express 2.0中的信号强度为5GT/s，从而实现了500MB/s的数据吞吐能力。
由此一个lane数据通路，被定义为x1，它的数据传输能力即是500MB/s。
因此，我们看到最长的显卡插槽，具备PCI Express 2.0 x16的规格，意思是它有配备16条lane数据通路，它可以实现8GB/s的数据吞吐能力。
而PCI Express 3.0中，这些数据传输能力被再次加强了一倍。
PCI Express 3.0的信号强度为8GT/s，可以实现1GB/s 的数据吞吐能力。
因此，依照目前的规格推算，PCI Express 3.0 x16的显卡插槽可以为我们带来惊人的16GB/s数据吞吐能力。
如此强大的带宽足以胜任未来一段时间内的高性能显卡需求。
从表面上来看，从2.0到3.0版本的提升。
而信号强度从5GT/s提升到了8GT/s。
似乎这并没有1倍的提高。
与之实际的传输带宽提升并不是依照某个比例来的。
简单来说PCI Express 2.0中数据链路的带宽是按照8b/10b的编码方案来的，其中8bit是实际传输的数据内容。
另外还有2bit用来作地址符号位。
由此PCI Express 2.0中有20%的带宽是用来处理数据地址。
但是到了PCI Express 3.0的时代，伟大的工程师使用了更为有效的128b/130b编码方案，从而避免了20%信号带宽的浪费。
事实上PCI Express 3.0中所浪费的带宽仅仅为1.538%。
由此8GT/s的信号不再仅仅是一个理论数值，它将是一个实实在在的量。
PCI-SIG最终选择了信号开销比较小的8GT/s方案，而没有将信号增加到10GT/s。
而8GT/s成为了性能、制造成本和兼容性之间最理想的这种路线。
加入PCI-SIG采用了10GT/s方案，那么在未来大规模应用新的PCI Express3.0的时候硬件厂商就要提高芯片设计的复杂度，提高硅片的面积和功耗。
不过PCI-SIG最终选择了更加优秀的信号算法，让广大的消费者可以更加轻松的享受这项新的技术。
PCI Express 3.0总线的超高数据传输能力会让许多应用从中受益。
例如PLX交换机、4G级的千兆以太网，InfiniBand，固态硬盘、USB 3.0接口设备等等。
当然还有最重要的显示卡。
PCI-SIG表示这并不是PCI Express最终的形态，在许久的未来还会制定更强大的规格。
AMD公司已经在8系列北桥芯片组中集成了支持SATA 6Gbps接口的功能。
再加上NEC的第三方USB 3.0控制器，实现了“双3”的能力。
在这方，Intel就比较落后，它最新的芯片组，无论是P55、H55，南桥芯片与北桥芯片相融合。
很难源生支持USB 3.0和SATA 6Gbps接口。
只能采用第三方桥接芯片来获得支持。
虽然曾经宣称P67芯片组可以支持SATA 6Gbps，但还是缺乏USB 3.0支持。
鉴于下一代外设备和外设的数据传输速率之考量，这显然没有必要采取新的PCI Express 3.0技术。
相反全新的PCIe x1会帮助USB 3.0和SATA 6Gbps提供足够的带宽。
目前的USB 3.0接口的速率为5Gbps，而SATA接口则是6Gbps。
PCIe 2.0版本的接口接近饱和，而全新的PCIe x1可以提供8Gbps的数据吞吐能力。
当然涉及到存储就是驱动器和控制器之间相互作用的关系。
单个硬盘的应用并不会填满目前的接口。
但是考虑到大型企业级应用那种使用多个固态硬盘组成RAID 0阵列是，就需要更大的带宽了。
虽然如此，大多数PCI Express 2.0的带宽仍然足以满足大多数用户的需求。
而USB 3.0和SATA 3.0是否真的有必要使用PCI Express 3.0还要进一步研究……如前所述，USB 3.0的带宽为5Gbps，但是由于PCI Express 2.1和USB 3.0都采用的是8b/10b编码，因此它的实际数据带宽被降低到4Gbps。
用8除以4Gbps，你将得到500MB/s的数据传输带宽。
这与PCI Express 2.1 x1接口的峰值数据吞吐量相等。
而SATA 3.0更是如此。
理论上来说，它的峰值带宽为6Gbps，但是它的本质仍然采用的是8b/10b编码方案，理论上来说要从6Gbps下降到4.8Gbps。
当我们再次除以8进行转换的时候，它的带宽仅有600MB/s。
要知道600MB/s已经超出PCIe 2.0 x1接口20%的带宽。
由此可见PCI Express 2.0系统总线，确实制约了USB 3.0和SATA 3.0接口的性能发挥。
问题是，目前即使是最快的SSD硬盘，其持续传输速率也不能喂饱一个SATA 3Gbps的接口。
更没有硬盘的持续传输速率接近USB 3.0接口。
同样我们可以这样理解今天我们所谈论的PCI Express 3.0接口：它是为未来的主流计算机平台提供了一个必要的性能提升空间，驱动器可以利用PCI Express 3.0浩瀚的带宽来对未来的硬盘提供支持。
很快Intel即将引入第三代X25-M固态硬盘，无论在速度上，还是在容量方面都会有一个较大的提升。
届时SATA 3Gbps才真正成为了存储系统的瓶颈。
小编我也有很多测试显卡性能的经验。
早在2006年12月20日，PCI-SIG正式公布的PCI Express 2.0规范。
时至今日，显卡发展速度过于迅猛，PCIe 2.0接口的225W供电已经难以满足新一代显卡对功耗的渴求。
2009年3月4日，PCI-SIG对PCI Express规范进行了一次微小的升级，版本号升级到v2.1。
带宽速度未有些许改善。
在PCI Express 2.1的主板中，x16带宽目前已经非常饱和。
这种现象对于构建多GPU显卡平台来说更加明显。
多GPU显卡平台中，主板芯片组并不能为其提供足够多的lane数据通路。
4颗高端显卡组成多GPU平台时，只能以16、8、8、8的方式来进行。
当我们开始谈论PCI Express 3.0时，问起AMD和NVIDIA两方人马，所持的观点以及在何时才能出现第一款PCIe 3.0的显卡时。
AMD的发言人表示，他们不能在此时对PCIe 3.0做出任何评论。
另一方面，NVIDIA的发言人表示：PCIe 3.0对于NVIDIA来说有着非常重要的关系，对于整个业界来讲也是推动产业的关键因素。
