第11章 DMA技术与DMA控制器

数据总线DB


控制总线CB

1.2.2 微型计算机的软件系统
操作系统 MS-DOS
汇编程序
文本编辑程序
MASM和LINK

调试程序
DEBUG.EXE
1.3 IBM PC系列机系统
16位IBM PC系列机是32位微机的基础 8088CPU
IBM PC机 IBM PC/XT机 IBM PC/AT机
（1）数—用来直接表征量的多少，它们有大小之分，可进行各种数学 运算。 （2）码—用来指代某个事物或事物的状态属性。计算机对码主要是做 管理、编辑、判断、检索、转换、存储及传输等工作。
1.4.1 计算机中的数

在讨论计算机中的数时，需要说明几个基本概念:
(1)进位计数制---即采用进位的计数方法。采用这种计数方法后人们可以用有限的数 码符号来表示无穷大或无穷小的数。在计算机领域，常用的进位计数制有二进制、十进 制、八进制和十六进制（因本课程不使用八进制数据，故以下从略）。例如，二进制中 有两个数码符号，即0和1,执行逢2进1的运算规则；十进制中有10个数码符号0-9，执行 逢10进1的运算规则；十六进制中有16个数码符号0一9及A一F，执行逢16进1的运算规则。 注意，在十六进制中，数码A表示十进制的10，但决不能记作10，因为1和0是两个十六 进制符号。 (2)基数---某种进位计数制中所包含的数码个数就是该数制的基数（Base），如二进制 的基数为2，N进制的基数为N。基数体现了该数制中进位和借位的原则：当我们在某个 数位上计够一个基数时需要向前进1；反之，从前一位借1可在后一位上当一个完整的基 数来使用。 (3)权—也称权重（Weight），表示进位计数制中各数位的单位值（可形象地理解为每个 数位的单位“重量”）。权可以用基数幂的形式来表示，例如在十进制数1111.11中， 各个“1”具有不同的权重，从左到右分别为：103、102 、101、100、10-1和10-2。还可进 一步推广到N进制数(1111．11）N，从左到右各数位上的权重分别是：N3、N2、 N1、N0, N-1和N-2。

dma 、ifo例程-回复什么是DMA和IFO？DMA，全称为Direct Memory Access，即直接内存访问。

它是一种计算机系统中的数据传输技术，用来提高数据传输的效率。

通常情况下，当计算机的CPU从一个设备读取数据时，需要通过PIO（Programmed Input/Output）方式，即通过CPU的参与来完成数据传输的过程。

然而，这种方式效率较低，因为CPU的时间被浪费在等待数据从设备传送到内存的过程中。

为了解决这个问题，人们引入了DMA技术。

DMA允许设备直接访问内存，并在传输数据时不需要CPU的介入，从而释放CPU的资源。

这样，CPU就可以同时处理其他任务，提高了系统的整体性能。

DMA技术通常用于硬盘驱动器、网络接口卡等设备，能够实现高速数据传输，提高数据读写的速度和效率。

IFO，全称为In Order，即顺序存取。

它是一种存储器的访问方式，用于保证数据的顺序性和一致性。

在IFO模式下，存储设备按照严格的顺序读取存储器中的数据，确保数据的读取顺序与存放顺序一致。

IFO常常与DMA技术结合使用。

在DMA传输数据时，由于多个设备同时访问内存，可能会导致数据读取的顺序混乱，进而影响到数据的一致性。

为了解决这个问题，IFO模式被引入到DMA传输中。

它通过约束存储设备按照顺序访问内存的方式，保证了数据的正确顺序性。

使用DMA和IFO的例程下面我们以一个简单的例程来说明如何使用DMA和IFO技术。

假设我们有一个网络服务器，需要从网络接口卡接收大量的数据，并存储到内存中。

首先，我们需要初始化DMA控制器，设置DMA的工作模式和传输的参数。

这些参数包括DMA的通道号、传输方向（读或写）、数据缓冲区的地址和长度等。

在设置过程中，我们还可以指定IFO模式来保证数据的顺序性。

接下来，我们将DMA控制器和网络接口卡连接起来。

通过配置网络接口卡的寄存器，将接收到的数据传输到DMA缓冲区中。

一旦设置完成，DMA控制器就会自动启动数据传输过程。

DMA系统组成
地址总线 ①DMA请求 DREQ DMAC HLDA DACK ④DMA 响应 I/O 设备
②总线请求 HOLD ③总线 响应 HRQ HLDA
CPU
ห้องสมุดไป่ตู้
控制总线 数据总线
在DMA传送期间，HRQ信号和HLDA信号一直有效，直至DMA传送结束
DMA控制器在系统中的地位

DMA控制器在系统中有两种工作状态： 主动态与被动态；并处在两种不同的地 位：主控器与受控器。
46
DMA控制器8237
自动预置功能：

D4：当设置为自动预置时，每当DMA过程结束 信号EOP*产生时（不论是内部终止计数还是外 部输入该信号）用基地址寄存器和基字节数寄 存器的内容，使相应的现行寄存器恢复为初始 值，包括恢复屏蔽位、允许DMA请求这样就作 好了下一次DMA传送的准备
47
47
MEMR
MEMW IOR IOW
—— 存储器读、写信号。 —— ① 空闲周期：用于CPU将编程信息送入芯片的内部寄存器。 ② 有效周期：从外设读出数据送入内存（IOR、MEMW)； 从内存读出数据送入外设（IOW、MEMR)。
控制逻辑单元

定时和控制逻辑单元。它根据初始化编 程时所设置的工作方式寄存器的内容和 命令，在输入时钟信号的定时控制下， 产生8237内部的定时信号和外部的控制 信号。
前者：只写；写入后不变；自动预置方 式时为后者重新赋值 后者：可读可写；每操作一次自动减1； 减为FFFFH结束
8237A的工作方式由写模式 寄存器决定
存放相应通道的方式控制字 选择某个DMA通道的工作方式 其中用最低2位选择哪个DMA通道

请看方式字的格式

（6）DMA 传输计数方式：Bit 10
TC=0，计数器减为0，不停止DMA传输；为1，停止DMA传输 （7）DMA 传输计数中断：Bit 11
TCINT=0，传输结束后，DMA中断无效；为1，传输结束后， 启动DMA中断
4.3.3
DMA寄存器—源地址寄存器
1） 24位寄存器 2）通过全局控制寄存器中的DECSRC，INCSRC实现地 址修改以选通相应固定地址的通信信道 3）只能对该寄存器进行读操作
4.3.4
DMA初始化和重构—同步机制
① 清除DMA的全局控制寄存器START位，使DMA处于保持状态。 ② 配置DMA全局控制寄存器(START=00)以及DMA源、目的寄存器和 传输计数器； ③ 启动DMA。
注意： ① 启动DMA之前应重新配置寄存器； ② DMA和CPU优先级关系，合理分配存储器； ③ 当应用中断同步时，必须确保每一个中断被接收，否则DMA将 无法完成一个数据块的传输； ④ 当执行串行口写/读数据时，需要读、写同步，以保证数据的 有效性； ⑤ DMA完成一组数据的传输后，设置DMA控制寄存器的TCINT位， IF寄存器的EDINT位必须置为1。
4.3.3
DMA寄存器—全局控制寄存器
DMA通道控制寄存器 全局控制寄存器控制DMA的操作并反映DMA在每一个周期 内的变化状态。通过对全局控制器的特殊位的操作能够使得 源地址和目的地址增加、减少或者同步。系统复位时，DMA 控制寄存器的所有位都置0。
位 0-1 2-3 4 5 6 7 8-9 10 11 12-31
（3） DMA的字传输 读操作，DMA通道从源地址寄存器中读取一个字，把它写入DMA 通道的临时寄存器中。读操作后，源地址寄存器是否增加、减少或 保持不变取决于DMA全局控制寄存器的INCSRC或DECSRC位的设置。 写操作，DMA将临时寄存器中的值写入到目的地址寄存器指向的 目的地址。写操作后，目的地址寄存器增加减少或保持不变取决于 DMA全局控制寄存器的INCDRC或DECDRC位的设置。