当前位置：文档之家 › 数字电子技术及应用(张双琦)6-11章 (6)

数字电子技术及应用(张双琦)6-11章 (6)

  • 格式：ppt
  • 大小：1.09 MB
  • 文档页数：91

下载文档原格式

  / 91

合集下载

数字电子技术及应用(张双琦)6-11章 (2)

数字电子技术及应用(张双琦)6-11章 (2)

第七章 存储器与可编程逻辑器件
输出缓冲器是ROM的数据读出电路，通常用三态门构成， 它不仅可以实现对输出数据的三态控制，方便与系统总线连接， 还可提高存储器的负载能力。
第七章 存储器与可编程逻辑器件 图7－1－1
第七章 存储器与可编程逻辑器件
7.1.2 ROM的编程及分类 1．分类 （1）按制造工艺分：二极管ROM、双极型ROM、MOS型ROM。 （2）按存入方式分：固定ROM和可编程ROM。 （3）可编程ROM细分：一次可编程存储器PROM、光可擦除
数据字 Wi W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 W10 W11 W12 W13 W14 W15
循环码 G3 G2 G1 G0， 000 0 000 1 001 1 001 0 011 0 011 1 010 1 010 0 110 0 110 1 111 1 111 0 101 0 101 1 100 1 100 0
址译码器及输出缓冲器组成。存储矩阵是存放信息的主体，它 由许多排列成n行、m列的矩阵组成，共有n×m个信息单元。ROM 的存储单元可以用二极管构成，也可用双极型三极管或MOS管构 成。每个存储单元存放一位二进制代码0或1，若干个存储单元 组成一个字。若地址译码器有n条地址输入线A0～An-1，则译码器 有2n条输出线W0～W2n-1，每一条译码输出线Wi称为“字线”，它 与存储矩阵中的一个“字”相对应。因此，每当给定一组输入 地址时，译码器只有一条输出字线Wi被选中，即Wi =1，该字线 可以在存储矩阵中找到一个相应的字，并将字中的m位信息Dm1～D0送至输出缓冲级，此时三态控制端使输出缓冲器读出Dm-1～ D0的数据。每条输出线Di又称为“位线”，每个字中信息的位数 称为“字长”。简单地说，每输入一个n位的地址码，存储器就 输出一个m位的二进制数。可见，存储器的存储容量是2n×m（字 线×位线）。

《数字电子技术》详细目录

《数字电子技术》详细目录

《数字电子技术》目录第1章数制与编码1.1 数字电路基础知识1.1.1 模拟信号与数字信号1.1.2 数字电路的特点1.2 数制1.2.1 十进制数1.2.2 二进制数1.2.3 八进制数1.2.4 十六进制数1.3 数制转换1.3.1 二进制数与八进制数的相互转换1.3.2 二进制数与十六进制数的相互转换1.3.3 十进制数与任意进制数的相互转换1.4 二进制编码1.4.1 加权二进制码1.4.2 不加权的二进制码1.4.3 字母数字码1.4.4 补码1.5 带符号二进制数的加减运算1.5.1 加法运算1.5.2 减法运算第2章逻辑门2.1 基本逻辑门2.1.1 与门2.1.2 或门2.1.3 非门2.2 复合逻辑门2.2.1 与非门2.2.2 或非门2.2.3 异或门2.2.4 同或门2.3 其它逻辑门2.3.1 集电极开路逻辑门2.3.2 集电极开路逻辑门的应用2.3.3 三态逻辑门2.4 集成电路逻辑门2.4.1 概述2.4.2 TTL集成电路逻辑门2.4.3 CMOS集成电路逻辑门2.4.4 集成逻辑门的性能参数2.4.5 TTL与CMOS集成电路的接口*第3章逻辑代数基础3.1 概述3.1.1 逻辑函数的基本概念3.1.2 逻辑函数的表示方法3.2 逻辑代数的运算规则3.2.1 逻辑代数的基本定律3.2.2 逻辑代数的基本公式3.2.3 摩根定理3.2.4 逻辑代数的规则3.3 逻辑函数的代数化简法3.3.1 并项化简法3.3.2 吸收化简法3.3.3 配项化简法3.3.4 消去冗余项法3.4 逻辑函数的标准形式3.4.1 最小项与最大项3.4.2 标准与或表达式3.4.3 标准或与表达式3.4.4 两种标准形式的相互转换3.4.5 逻辑函数表达式与真值表的相互转换3.5 逻辑函数的卡诺图化简法3.5.1 卡诺图3.5.2 与或表达式的卡诺图表示3.5.3 与或表达式的卡诺图化简3.5.4 或与表达式的卡诺图化简3.5.5 含无关项逻辑函数的卡诺图化简3.5.6 多输出逻辑函数的化简*第4章组合逻辑电路4.1 组合逻辑电路的分析4.1.1 组合逻辑电路的定义4.1.2 组合逻辑电路的分析步骤4.1.3 组合逻辑电路的分析举例4.2 组合逻辑电路的设计4.2.1 组合逻辑电路的一般设计步骤4.2.2 组合逻辑电路的设计举例4.3 编码器4.3.1 编码器的概念4.3.2 二进制编码器4.3.3 二－十进制编码器4.3.4 编码器应用举例4.4 译码器4.4.1 译码器的概念4.4.2 二进制译码器4.4.3 二－十进制译码器4.4.4 用译码器实现逻辑函数4.4.5 显示译码器4.4.6 译码器应用举例4.5 数据选择器与数据分配器4.5.1 数据选择器4.5.2 用数据选择器实现逻辑函数4.5.3 数据分配器4.5.4 数据选择器应用举例4.6 加法器4.6.1 半加器4.6.2 全加器4.6.3 多位加法器4.6.4 加法器应用举例4.6.5 加法器构成减法运算电路* 4.7 比较器4.7.1 1位数值比较器4.7.2 集成数值比较器4.7.3 集成数值比较器应用举例4.8 码组转换电路4.8.1 BCD码之间的相互转换4.8.2 BCD码与二进制码之间的相互转换4.8.3 格雷码与二进制码之间的相互转换4.9 组合逻辑电路的竞争与冒险4.9.1 冒险现象的识别4.9.2 消除冒险现象的方法第5章触发器5.1 RS触发器5.1.1 基本RS触发器5.1.2 钟控RS触发器5.1.3 RS触发器应用举例5.2 D触发器5.2.1 电平触发D触发器5.2.2 边沿D触发器5.3 JK触发器5.3.1 主从JK触发器5.3.2 边沿JK触发器5.4 不同类型触发器的相互转换5.4.1 概述5.4.2 D触发器转换为JK、T和T＇触发器5.4.3 JK触发器转换为D触发器第6章寄存器与计数器6.1 寄存器与移位寄存器6.1.1 寄存器6.1.2 移位寄存器6.1.3 移位寄存器应用举例6.2 异步N进制计数器6.2.1 异步n位二进制计数器6.2.2 异步非二进制计数器6.3 同步N进制计数器6.3.1 同步n位二进制计数器6.3.2 同步非二进制计数器6.4 集成计数器6.4.1 集成同步二进制计数器6.4.2 集成同步非二进制计数器6.4.3 集成异步二进制计数器6.4.4 集成异步非二进制计数器6.4.5 集成计数器的扩展6.4.6 集成计数器应用举例第7章时序逻辑电路的分析与设计7.1 概述7.1.1 时序逻辑电路的定义7.1.2 时序逻辑电路的结构7.1.3 时序逻辑电路的分类7.2 时序逻辑电路的分析7.2.1时序逻辑电路的分析步骤7.2.2 同步时序逻辑电路分析举例7.2.3 异步时序逻辑电路分析举例7.3 同步时序逻辑电路的设计7.3.1 同步时序逻辑电路的基本设计步骤7.3.2 同步时序逻辑电路设计举例第8章存储器与可编程器件8.1 存储器概述8.1.1 存储器的分类8.1.2 存储器的相关概念8.1.3 存储器的性能指标8.2 RAM8.2.1 RAM分类与结构8.2.2 SRAM8.2.3 DRAM8.3 ROM8.3.1 ROM分类与结构8.3.2 掩膜ROM8.3.3 可编程ROM8.3.4 可编程ROM的应用8.4 快闪存储器（Flash Memory）8.4.1 快闪存储器的电路结构8.4.2 闪存与其它存储器的比较8.5 存储器的扩展8.5.1 存储器的位扩展法8.5.2 存储器的字扩展法8.6 可编程阵列逻辑8.6.1 PAL的电路结构8.6.2 PAL器件举例8.6.3 PAL器件的应用8.7 通用阵列逻辑8.7.1 GAL的性能特点8.7.2 GAL的电路结构8.7.3 OLMC8.7.4 GAL器件的编程与开发8.8 CPLD、FPGA和在系统编程技术8.8.1 数字可编程器件的发展概况8.8.2数字可编程器件的编程语言8.8.3数字可编程器件的应用实例第9章D/A转换器和A/D转换器9.1 概述9.2 D/A转换器9.2.1 D/A转换器的电路结构9.2.2 二进制权电阻网络D/A转换器9.2.3 倒T型电阻网络D/A转换器9.2.4 D/A转换器的主要技术参数9.2.5 集成D/A转换器及应用举例9.3 A/D转换器9.3.1 A/D转换的一般步骤9.3.2 A/D转换器的种类9.3.3 A/D转换器的主要技术参数9.3.4 集成A/D转换器及应用举例第10章脉冲波形的产生与整形电路10.1 概述10.2 多谐振荡器10.2.1 门电路构成的多谐振荡器10.2.2 采用石英晶体的多谐振荡器10.3 单稳态触发器10.3.1 门电路构成的单稳态触发器10.3.2 集成单稳态触发器10.3.3 单稳态触发器的应用10.4 施密特触发器10.4.1 概述10.4.2 施密特触发器的应用10.5 555定时器及其应用10.5.1 电路组成及工作原理10.5.2 555定时器构成施密特触发器10.5.3 555定时器构成单稳态触发器10.5.4 555定时器构成多谐振荡器第11章数字集成电路简介11.1 TTL门电路11.1.1 TTL与非门电路11.1.2 TTL或非门电路11.1.3 TTL与或非门电路11.1.4 集电极开路门电路与三态门电路11.1.5 肖特基TTL与非门电路11.2 CMOS门电路11.2.1 概述11.2.2 CMOS非门电路11.2.3 CMOS与非门电路11.2.4 CMOS或非门电路11.2.5 CMOS门电路的构成规则11.3 数字集成电路的使用。

《数字电子技术》知识点[1](2021年整理精品文档)

《数字电子技术》知识点[1](2021年整理精品文档)

(完整版)《数字电子技术》知识点编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（(完整版)《数字电子技术》知识点）的内容能够给您的工作和学习带来便利。

同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。

本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为(完整版)《数字电子技术》知识点的全部内容。

《数字电子技术》知识点第1章数字逻辑基础1．数字信号、模拟信号的定义2．数字电路的分类3．数制、编码其及转换要求：能熟练在10进制、2进制、8进制、16进制、8421BCD之间进行相互转换。

举例1：（37。

25）10= ( ）2= ( ）16= （）8421BCD解:（37.25)10= (100101.01)2= （25。

4)16= （00110111。

00100101）8421BCD4．基本逻辑运算的特点与运算：见零为零，全1为1；或运算:见1为1，全零为零；与非运算：见零为1，全1为零；或非运算：见1为零，全零为1；异或运算:相异为1，相同为零；同或运算:相同为1，相异为零;非运算：零变 1， 1变零；要求：熟练应用上述逻辑运算。

5．数字电路逻辑功能的几种表示方法及相互转换。

①真值表(组合逻辑电路)或状态转换真值表（时序逻辑电路）：是由变量的所有可能取值组合及其对应的函数值所构成的表格.②逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。

③卡诺图：是由表示变量的所有可能取值组合的小方格所构成的图形。

④逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。

⑤波形图或时序图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形.⑥状态图（只有时序电路才有）：描述时序逻辑电路的状态转换关系及转换条件的图形称为状态图。

[数字电子技术及应用(第2版)习题答案第1单元习题答案

[数字电子技术及应用(第2版)习题答案第1单元习题答案

自我检测题：一、填空题1-1 (1001010)2 =( 112 )8 =( 4A )16 =( 74 )10 1-2 (37.375)10 =( 100101.011 )2 =( 45.3 )8 =( 25.6 )161-3 (CE)16=( 11001110 )2 =( 316 )8 =( 206 )10 =( 001000000110 )8421BCD 1-4在逻辑代数运算的基本公式中，利用分配律可得A (B +C )= AB+AC ，A +BC = (A+B)(A+C) ，利用反演律可得ABC = C B A ++ ，C B A ++ = C B A 。

1-5在数字电路中，半导体三极管多数主要工作在 截止 区和 饱和 区。

1-6 COMS 逻辑门是 单 极型门电路，而TTL 逻辑门是 双 极型门电路。

1-7 COMS 集成逻辑器件在 功耗 、 抗干扰 方面优于TTL 电路，同时还具有结构相对简单，便于大规模集成、制造费用较低等特点。

1-8 CT74 、 CT74H 、 CT74S 、 CT74LS 四个系列的 TTL 集成电路，其中功耗最小的为 CT74LS ；速度最快的为 CT74S ；综合性能指标最好的为 CT74LS 。

二、选择题1-9指出下列各式中哪个是四变量Ａ、Ｂ、Ｃ、Ｄ的最小项( C )。

A 、ABC B 、A+B+C+D C 、ABCD D 、AC 1-10逻辑项D BC A 的逻辑相邻项为( A )。

A 、ABCD —B 、ABCDC 、AB —CD D 、ABC —D1-11当利用三输入的逻辑或门实现两变量的逻辑或关系时，应将或门的第三个引脚( B )。

A 、接高电平B 、接低电平C 、悬空1-12当输入变量A 、B 全为1时，输出为0，则输入与输出的逻辑关系有可能为（ A ）。

A 、异或 B 、同或 C 、与 D 、或1-13TTL 门电路输入端悬空时应视为（ A ）电平，若用万用表测量其电压，读数约为（ D ）。

[数字电子技术及应用(第2版)习题答案第2单元习题答案

[数字电子技术及应用(第2版)习题答案第2单元习题答案

自我检测题一、填空题2-1如果对键盘上108个符号进行二进制编码，则至少要 7 位二进制数码。

2-2共阳LED 数码管应由输出 低 电平的七段显示译码器来驱动点亮，而共阴LED 数码管应采用输出为 高 电平的七段显示译码器来驱动点亮。

2-3采用54LS138完成数据分配器的功能时，若把S 1作为数据输入端接D ，则应将使能端2S 接 低 电平，3S 接 低 电平。

2-4对N 个信号进行编码时，需要使用的二进制代码位数n 要满足条件 N ≤2n 。

二、选择题2-5一个8选1的数据选择器，其地址输入端有几个 B 。

A 、1 B 、3 C 、2 D 、42-6可以用 B 、C 电路的芯片来实现一个三变量组合逻辑函数。

A 、编码器 B 、译码器 C 、数据选择器2-7要实现一个三变量组合逻辑函数，可选用 A 芯片。

A 、74LS138 B 、54LS148 C 、74LS147 三、判断题2-8 54/74LS138是输出低电平有效的3线－8线译码器。

( ✓ )2-9当共阳极LED 数码管的七段（a ~g ）阴极电平依次为1001111时，数码管将显示数字1。

(✓ )练习题2-1试分析图题2-10所示各组合逻辑电路的逻辑功能。

图题2-1解：（a ）图，)()(D C B A Y ⊕⊕⊕=，真值表如表题2-1(a)所示：表题2-1(a)A B C DYABY(a )(b )（a ）图为四变量奇校验器，当输入变量中有奇数个为1，输出为1。

（b ）图，AB B A B A B A Y +=+++=，真值表如表题2-1(b)所示：（b ）图为同或门电路，当输入变量状态相同时出1，相反时出0。

2-2试分析图题2-2所示各组合逻辑电路的逻辑功能，写出函数表达式。

图题2-2解：(a)图0=+++=CD C B AB Y(b)图C B A Y C B A AB C B A AB Y ⊕⊕=⊕+=⊕∙=21,)()(2-3试采用与非门设计下列逻辑电路：（1）三变量非一致电路；（2）三变量判奇电路(含1的个数)； （3）三变量多数表决电路。

[数字电子技术及应用(第2版)习题答案第1单元习题答案

[数字电子技术及应用(第2版)习题答案第1单元习题答案

自我检测题：一、填空题1-1 (1001010)2 =( 112 )8 =( 4A )16 =( 74 )10 1-2 (37.375)10 =( 100101.011 )2 =( 45.3 )8 =( 25.6 )161-3 (CE)16=( 11001110 )2 =( 316 )8 =( 206 )10 =( 001000000110 )8421BCD 1-4在逻辑代数运算的基本公式中，利用分配律可得A (B +C )= AB+AC ，A +BC = (A+B)(A+C) ，利用反演律可得ABC = C B A ++ ，C B A ++ = C B A 。

1-5在数字电路中，半导体三极管多数主要工作在 截止 区和 饱和 区。

1-6 COMS 逻辑门是 单 极型门电路，而TTL 逻辑门是 双 极型门电路。

1-7 COMS 集成逻辑器件在 功耗 、 抗干扰 方面优于TTL 电路，同时还具有结构相对简单，便于大规模集成、制造费用较低等特点。

1-8 CT74 、 CT74H 、 CT74S 、 CT74LS 四个系列的 TTL 集成电路，其中功耗最小的为 CT74LS ；速度最快的为 CT74S ；综合性能指标最好的为 CT74LS 。

二、选择题1-9指出下列各式中哪个是四变量Ａ、Ｂ、Ｃ、Ｄ的最小项( C )。

A 、ABC B 、A+B+C+D C 、ABCD D 、AC 1-10逻辑项D BC A 的逻辑相邻项为( A )。

A 、ABCD —B 、ABCDC 、AB —CD D 、ABC —D1-11当利用三输入的逻辑或门实现两变量的逻辑或关系时，应将或门的第三个引脚( B )。

A 、接高电平B 、接低电平C 、悬空1-12当输入变量A 、B 全为1时，输出为0，则输入与输出的逻辑关系有可能为（ A ）。

A 、异或 B 、同或 C 、与 D 、或1-13TTL 门电路输入端悬空时应视为（ A ）电平，若用万用表测量其电压，读数约为（ D ）。

电子技术及应用(第2版)课件：组合逻辑电路


I1 I0
I7 I6 I5 I4
I3 I2
I1 I0
ቤተ መጻሕፍቲ ባይዱ
图7-14 由与门构成的三位二进制编码器逻辑电路图
7.4.2 8421编码的二-十进制编码器
7.4 编码器
7.4.2 8421编码的二-十进制编码器
7.4 编码器
根据表7-8可写出四位输出函数表达式， 并转化为与非门实现：
Y3
Y2
Y1
5V
&&&
U CC
Y3 I 3 I 2 I 1 I 9 Y0
16 15 14 13 12 11 10 9
74LS147
12 34 56 78
I4 I5 I6 I7 I8 Y2 Y1 GND
图7-16 74LS147型优先码编码器引脚排列图
7.5.1 二进制译码器
7.5 译码器
把具有特定意义信息的二进制代码翻译出来的过程称为译码，实现译码逻辑功能操作的电路称为 译码器。译码器是可以把一种代码转换为另一种代码的电路。
采用与门组成的阵列3线-8线译码器逻辑图如图7-17所示。
图7-17 采用与门组成的阵列3线-8线译码器逻辑图
7.5.1 二进制译码器
7.5 译码器
Y0 A2 A1 A0 Y1 A2 A1 A0 Y2 A2 A1 A0 Y3 A2 A1 A0 Y4 A2 A1 A0 Y5 A2 A1 A0 Y6 A2 A1 A0 Y7 A2 A1 A0
7.2 组合逻辑电路的设计应用实例
7.2 组合逻辑电路 的设计应用实例
例7-4旅客列车优先通行次序分为高铁、动车和特快。某站在同一时刻只能有一趟列车从车站开 出，即只能给出一个开车信号，设计一个逻辑控制电路图满足上述逻辑要求。

数字电子技术基础二版张克农6章习题解答.docx

6章习题题解6」集成施密特触发器及输入波形如图 题6.1所示,试画出输出妬的波形图。

施密 特触发器的阈值电平S+和U T -如图所示。

［解］集成施密特触发器输出如的波形如图解6」所示。

6.2图题6.2所示为数字系统屮常用的上电复位电路。

试说明其工作原理，并定性画岀 ⑷与心波形图。

若系统为高电平复位，如何改接电路？R\\C 丄I图题6.2［解］工作原理分析如下(1) 当Vcc 刚加上时，由于电容C 上的电压不能突变，尙为低电平，输出“()为低电平；随着电容充电，血按指数规律上升，当 QU T 时，输出仇()变为高电平，完成了低电平复位功 能。

波形如图解6.2所示。

(2) 若系统为高电平复位，仅将图中R, C 互换位置即可。

6.3图题6.3是用TTL 与非门、反相器和 肚积分电路组成的积分型单稳态触发器。

该电 路用图题6.3所示正脉冲触发，R<R试分析电路工作原理，画出w ()i> «i2和坎)的波形图。

JT图解6」1JT图解6.2图题6」［解］工作原理分析如下触发信号未到来时，⑷为低电平，输出问为高电平；正触发脉冲到来时，问I 翻为低电平 此时由于均2仍为高电平，输出如为高电平不变，电容通过尺放电，当⑷2下降到S 时 仙 仍为高电平)，输出“()翻为高电平，暂稳态过程结束。

”()i 、”】2和〃()的波形见图解6.3。

图题6.51 M O1R U 12 Ln __ 1 --- ]・&)—w o"IG|C H 5Ot6.4集成单稳态触发器74121组成的延时电路如图丿 (1) 计算输出脉宽的调节范圉； (2) 电位器旁所串电阻有何作用？图题6.4［解］⑴ 输出脉宽:d=0fi7(R + RQ ，分别代入Rw=O 和22kQ 计算，可得心 的调节范围为：3.6mS</w <19mS o(2)电阻/?起保护作用。

若无R,当电位器 调到零时，若输出由低变高，则电容C 瞬间 相当于短路，将直接加于内部门电路输 出而导致电路损坏。

数字电子技术及应用课件【精选】


数字电子技术及应用 高职高专 ppt 课件
第2章 逻辑门电路
由此可见，反 向恢复时间是影响 二极管开关速度的 主要原因，反向恢 复时间越长，开关 速度越低。
图2-2 二极管的动态开关特性
数字电子技术及应用 高职高专 ppt 课件
2.2.2 晶体管的开关特性
第2章 逻辑门电路
1．晶体管的静态开关特性
b）逻辑符号
图2-10 晶体管非门电路
2.3.3 组合逻辑门电路
第2章 逻辑门电路
1.复合门
(1)与非门 与非门是与门和非门的组合，其逻辑 符号如图2-11a所示，逻辑表达式为
L AB
(2)或非门 或非门是或门和非门的组合，其逻辑 符号如图2-11b所示，逻辑表达式为
L AB
第2章 逻辑门电路
第2章 逻辑门电路
内容提要
本章主要介绍逻辑电路的基本逻辑关系和 逻辑门电路；TTL与非门的典型电路结构、工作 原理、传输特性和主要参数；CMOS集成逻辑门 电路。
数字电子技术及应用 高职高专 ppt 课件
2．1 概述
第2章 逻辑门电路
1．正逻辑和负逻辑
在逻辑电路中，输入输出电位的高低用电平表示， 高电平是一种状态，低电平是另一种状态；若高电平表 示有信号，用1表示，低电平表示没有信号，用0表示， 则称为正逻辑；反之若低电平表示有信号，用1表示， 高电平表示没有信号，用0表示，则称为负逻辑。
(3)与或非门 与或非门是与门、或门、非门的组 合，其逻辑符号如图2-11c所示，其逻辑表达式为
L AB CD
(4)异或门 异或门电路的特点是两个输入信号相 同时，输出为0，相异时输出为1，其逻辑符号如图211d所示，逻辑关系表达式为

《数字电子技术(第二版)习题册》答案

《数字电子技术（第二版）》习题册部分参考答案课题一认识数字电路任务一认识数制与数制转换一、填空题1．时间数值102．18153．1 128 2554．75．96．16二、选择题1．C 2．B 3．C 4．B 5．C 6．A 7．D三、判断题1．√ 2．√ 3．×4．×5．√ 6．×7．√ 8．√9．×四、问答题1．答：数字电路中的信号为高电平或低电平两种状态，它正好与二进制的1和0相对应，因此，采用二进制更加方便和实用。

2．答：十六进制具有数据读写方便，与二进制相互转换简单，较直观地表示位状态等优点。

五、计算题1．（1）7 （2）15 （3）31（4）2132．（1）［1010］2（2）［1 0000］2（3）［100 0000 0000］2（4）［100 0000 0110］23．（1）［27］8（2）［35］8（3）［650］8（4）［3153］84．（1）［010 111］2（2）［001 101 110］2（3）［010 000 000］2（4）［001 110 101 101］25．（1）0FH （2）1FH（3）36H （4）0AE63H6．（1）0001 0110 B （2）0010 1010 1110 B（3）1011 1000 1111 1100B （4）0011 1111 1101 0101B任务二学习二进制数算术运算一、填空题1．加减乘除2．0+0=0 0+1=1 1+0=1 1+1=103．0－0=01－0=11－1=010－1=14．0×0=0 0×1=0 1×0=0 1×1=15．1 06．最高正负原码7．字节8．半字节9．字二、选择题1．C 2．B 3．C 4．B 5．B 6.B 7.C三、判断题1．√ 2．×3．×4．√四、问答题1．答：将二进制数0011移位至0110，是向左移动一位，应做乘2运算。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
②重复（1）的内容，改变K1、K2、K3、K4任一个开关状态， 观察抢答器的工作情况。
(5)整体测试。CP脉冲源电路与F3及F4相接，再进行测试。
六、实验报告 (1)画出智力竞赛抢答器电路图，分析其工作原理。 (2)总结数字系统的设计、调试方法。 (3)分析实训中出现的故障及解决办法。 七、思考题
二、实验器材
(1)DZX—1B电子学综合实验台
1台
(2)数字直流电压表
1块
(3)双踪示波器
1
(4)器件：
CC45144线—16线译码器
1片
CC4518双同步十进制计数器
1片
74LS193同步二进制可逆计数器
1片
74LS00四2输入与非门
3片
74LS08四2输入与门
1片
74LS86四2输入异或门
1片
3.时钟发生器的测试 测试方法参考实验九中555定时器构成多谐振荡器的内容。 用示波器观察输出电压波形并测量其频率，调节RW，使输出矩 形波频率为50Hz。 4.计数器的测试 （1）计数器74LS901＃片接成五进制形式，R0A、R0B、S9A、 S9B接电平开关，CP1接单次脉冲源，CP0接高电平“1”，Q0～ Q3接到译码显示电路“D、C、B、A”插孔上，测试其逻辑功能 并记录。 （2）计数器74LS902 ＃片及计数器74LS903 ＃片接成 8421码十进制形式，同内容（1）进行逻辑功能测试并记录。 （3）计数器74LS901＃、74LS902＃、74LS903＃片级联，进 行逻辑功能测试并记录。
将双方终端显示器的正端分别经两个与非门后接到两个十 进制计数器CC4518的使能端EN，当任一方取胜，该方终端显示 器点亮，产生一个下降沿使其对应的计数器计数。这样，计数 器的输出即显示了胜者取胜的盘数。
表11－2－1
输 清零 R0A R0B 11 11 ×× ×0 0× 0× ×0
入 置9 S9A S9B 0× ×0
11 ×0 0× ×0 0×
时钟 CP × × × ↓ ↓ ↓ ↓
输出
Q3 Q2 Q1 Q0
0000 0000 1001
加计 数 加计 数 加计 数 加计 数
通过不同的连接方式，74LS90可以实现四种不同的逻辑功 能，而且还可借助R0A、R0B对计数器清零，借助S9A、S9B将计数 器置9。其具体功能详述如下：
六、实验报告 (1)总结电子秒表的整个调试过程。 (2)分析调试中发现的问题及故障排除方法。 七、思考题
型的时钟源，以供本实验用。画出电路图，选取元器件。
实验三 拔河游戏机
一、实验目的 (1)学习数字电路中基本RS触发器、计数器、译码显示器 等单元电路的综合应用。 (2)熟悉拔河游戏机的工作原理。
11－1－1电路中加一个计时功能，要求计时电路显 示时间精确到秒，最长限制为2min，一旦超出限时，就取消抢 答权，则电路如何改进？
实验二 电子秒表
(1)学习数字电路中基本RS触发器、单稳态触发器、 时钟发生器及计数、译码显示等单元电路的综合应用。
(2)学习电子秒表的调试方法。
二、实验器材
(1)DZX—1B电子学综合实验台
去输入微分电路的RP和CP。
图11－2-2
单稳态触发器在电子秒表中的职能是为计数器提供清零信 号。当其输出为低电平时，使各计数芯片（3片74LS90）的R的 输入为高电平（经过了反相器），完成计数器的复位。由于采 用单稳态触发电路，因此R端的高电平维持时间即为暂态维持 时间，暂态结束后便进入正常计时状态。
1台
(2)数字直流电压表
1块
(3)双踪示波器
1台
(4)器件：
74LS00四2输入与非门
2片
74LS90二—五—十进制异步加法计数器 3
NE5ห้องสมุดไป่ตู้5定时器
1
电阻：470Ω、1.5kΩ、1kΩ、100kΩ
各1个
电容：4700pF、510pF、0.01μF、0.1μF 各1个
电位器：100kΩ
1
(2)分析电子秒表的组成、各部分功能及工作原理。 (3)列出电子秒表单元电路的测试表格和调试步骤。标出 所用芯片引脚号。
电阻：1kΩ
4个
三、实验预习 (1)复习数字电路中RS触发器、4线—16线译码器、计数器、 译码显示器等部分内容。 (2)分析拔河游戏机的组成、各部分功能及工作原理。查 出各芯片引脚排列及功能。
四、实验原理 9个（或15个）电平指示器排列成一行，开
机后只有中间一个显示点亮，以此作为拔河的中心线。游戏双 方各持一个按键，迅速地、不断地按动产生脉冲，谁按得快， 亮点就向谁的方向移动，每按一次，亮点移动一次。移到任一 方终端指示灯点亮，这一方就得胜，此时双方按键均无作用， 输出保持，只有经复位后才使亮点恢复到中心线。最后，显示 器显示胜者的盘数。图11－3－1、图11－3－2为拔河游戏机的
实验一 智力竞赛抢答器 实验二 电子秒表 实验三 拔河游戏机 实验四 3 1 位直流数字电压表
2
实验五 简易数字控制电路 实验六 简易数字计时电路 实验七 电梯楼层显示电路 实验八 循环灯电路
实验一 智力竞赛抢答器
(1)学习数字电路中D触发器、分频电路、多谐振荡器和CP 时钟脉冲源等单元电路的综合运用方法。
2片
电容：0.1μF
1
三、实验预习 (1)复习数字电路中D触发器、分频电路和多谐振荡器等部 分内容。 (2)分析智力竞赛抢答器的组成、各部分功能及工作原理。 标出所用芯片引脚号。 四、实验原理
11－1－1为供4人用的智力竞赛抢答器线路，用以判断 抢答优先权。
图 11－1-1
图中，F1为四D触发器74LS175，它具有公共置0端和公共 CP端；F2为双4输入与非门74LS20；F3是由74LS00组成的多谐 振荡器；F4是由74LS74组成的四分频电路，F3、F4组成抢答电 路中的CP时钟脉冲源。D1～D4和RD分别接电平开关K1～K4和K5， Q1～Q4接电平指示器L1～L4。抢答开始时，由主持人清除信号， 复位开关K5置0，74LS175的输出Q1～ Q4全为0，所有电平指示 器均熄灭，K5再置1。当主持人宣布“抢答开始”后，首先作 出判断的参赛者立即按下开关（置1），对应的电平显示器点
四、实验原理 11－2－1所示的为电子秒表的逻辑图，按功能将其分成
四个单元电路进行分析。
图11-2-1
1.基本RS触发器 图11－2－1中的单元Ⅰ为集成与非门构成的基本RS触发器， 属低电平直接触发的触发器，有直接置位、复位的功能。 它的一路输出Q作为单稳态触发器的输入，另一路输出Q作 为与非门5的输入控制信号。K2、K1接电平开关，不工作时置1。 当K2置0、K1置1时，门1输出Q=1，门2输出Q=0；K2再置1、K1置 1，Q、Q状态不变；K2仍置1、K1置0，Q由0变为1，门5开启， 为计数器启动作好准备，Q由1变0，送出负脉冲，启动单稳态 触发器工作。 K1置0，秒表清零并开始计时；K2置0,秒表停止计时。基 本RS触发器在电子秒表中的职能是启动和停止秒表工作。
（5）清零、置9功能。 ①异步清零：当R0A、R0B均为“1”，S9A、S9B中有“0”时， 实现异步清零功能。 ②置9功能：当S9A、S9B均为“1”,R0A、R0B中有“0”时， 实现置9功能。
五、实验内容
排各器件在数字电路实验台上的位置，使电路逻辑清楚、接线 较短。
实验时，应按照实验任务的次序，将各单元电路逐个进行 接线和调试，即分别测试基本RS触发器、单稳态触发器、时钟 发生器、计数器及译码显示电路等逻辑功能，待各单元电路工 作正常后，再将有关电路逐级连接起来进行测试，直到测试完 电子秒表整个电路的功能。
图 11－3-1
图 11－3-2
可逆计数器74LS193原始状态输出4位二进制数0000，经译 码器输出使中间的一只电平显示器点亮。当按动A、B两个按键 时，分别产生两个脉冲信号，经整形后分别加到可逆计数器上。 可逆计数器输出的代码经译码器译码后驱动电平显示器点亮并 产生移位，当亮点移到任何一方终端后，由于控制电路的作用， 使这一状态被锁定，这时输入脉冲不起作用。如按动复位键， 亮点又回到中点位置，比赛又可重新开始。
这样的模块化测试方法有利于检查和排除故障，是调试电 路的常用方法，可保证实验顺利进行。
1.基本RS触发器的测试 测试方法参考实验六有关内容。 2.单稳态触发器的测试 （1）静态测试：用数字万用表测量A、B、D、F各点电位 值并记录。 （2）动态测试：输入端接1kHz连续脉冲源，用示波器观 察并描绘D点(UD）、F点（UO）波形。如果觉得单稳输出脉冲 持续时间太短，难以观察，可适当加大微分电容C（如改为 0.1μF），待测试完毕再恢复为4700pF。
3.时钟发生器 图11－2－1中的单元Ⅲ为555定时器构成的多谐振荡器，
调节电位器RW，使在输出端3能获得频率为50Hz的矩形波 形信号，当基本RS触发器Q＝1时，门5开启，此时50Hz脉冲信 号通过门5作为计数脉冲加于计数器1＃的计数输入端CP0。
4.计数及译码显示 图11－2－1中单元Ⅳ为二—五—十进制加法计数器74LS90 构成电子秒表的计数单元。其中计数器74LS90 ＃片接成五进 制形式，对频率为50Hz的时钟脉冲进行五分频，在输出端Q3取 得周期为0.1s的矩形脉冲，作为计数器74LS902＃片的时钟输 入。计数器74LS902＃片及计数器74LS903＃片接成8421码十进 制形式，其输出端与数字电路实验台上的七段译码LED显示部 分的相应输入端连接，可显示0.1～9.9s计时。 集成异步计数器74LS90是异步二—五—十进制加法计数器， 它既可以作二进制加法计数器，又可以作五进制和十进制加法 计数器。其功能表如表11－2-1所示。
(2)熟悉智力竞赛抢答器的工作原理。 (3)了解简单数字系统实验、调试及故障排除的方法。
二、实验器材
(1)DZX—1B电子学综合实验台 1台