简述VHDL的基本结构及每部分的基本功能
1.1.简述VHDL的基本结构及每部分的基本功能。
(1)库
库是经编译后的数据集合，库中存放的是各种程序包、实体定义、结构体描述等。设计人员在用VHDL
语言设计系统时，库中内容有的可作为标准，有的可作为资源被引用。库的作用就在于使设计
者可以共享已经编译过的设计文件及有用数据。
(2)程序包
程序包是VHDL程序的公共存储区，在程序包内说明的数据对实体是透明的。程序包由程序包说
明和程序包体组成。
(3)实体
实体可以表示小到一个与门，也可以大到一个数字系统，这个系统可以像微处理器一样
的复杂。在实体的说明部分主要完成设计对象的输入输出端口名称、传输方向、数据类型的定
义，即端口的定义。
(4)结构体 结构体是设计实体的具体描述，如果把设计实体抽象为一个功能方块图，结构体则描述这个功
能方块图内部的具体逻辑实现细节。一个设计实体的内部实现细节通过结构体的具体描述表现
出来。
(5)配置
配置是用于描述设计不同层次之间的关系和实体与结构体之间的连接关系。在实体与结构
体之间的连接关系配置说明中，设计者可以利用配置语句为实体提供不同的结构体与之相
匹配。在仿真设计中，可以利用不同配置方式选择不同结构体，分别对不同结构体进行仿
真测试。
2.简述VHDL语言实体申明中：IN、OUT、BUFFER和INOUT等端口
模式各自的特点。
IN：输入型，只读模式。
OUT：输出型，只写。
BUFFER：缓冲型，带有读功能的输出模式，即输出并向内部反馈,out相似，但可读。
INOUT：输入输出型，可读可写，可以通过该端口读入或写出信息。 3.在VHDL语言中，标识符必须遵循一些规则，有哪些规则？
(1)标示符的第一个字母必须是英文字母。
(2)标示符的最后一个字母不能使下划线字符。
(3)标示符不允许连续出现两个下划线字符。
(4)标示符不区分字母的大小写。
(5)VHDL的保留字不能用于作为标示符使用。
VHDL 与 Verilog HDL 的对比
1．整体结构
VHDL 库 程序包 Verilog HDL
entity 实体名 is module 模块名（端口列表）
port（端口说明 ） 输入/输出端口说明
end
architecture 结构体名 of 实体名 is
说明部分； 变量类型说明；
begin
代入语句； assign 语句 （连续赋值语句）;
元件语句； 元件例化语句；
进程语句； always @ 块语句；
end 结构体名； endmodule
点评： 两者结构基本相似，并行语句的种类也类似；
VHDL语言需要进行大量说明，程序通常比较长；
Verilog HDL通常不进行说明，或只进行非常简短的说明，程序比较简短。
2．数据对象及类型
VHDL 常量 信号 变量 9种预定义类型 各类用户定义类型
可描述各类不同的量
必须进行类型说明
运算时必须考虑类型的一致性和适用性
Verilog HDL 常量： 数量，参量
变量：网络型 寄存器型
类型种类少
运算时所受的约束少
3．运算符号
运算主要分为3类 ： 算术运算 逻辑运算 关系运算
算术运算 VHDL中有10种 但很多都不能进行综合，只能用于行为描述
Verilog HDL中只有能够综合的5种
VHDL的基本描述语句有并行语句(Concurrent Statements)和顺序语句(Sequential Statements)两大类（如表8-3所示）。在系统设计中，这些基本描述语句从不同侧面完整地描述了数字系统的硬件结构和基本逻辑功能。
表8-3VHDL的并行语句和顺序语句
序号 并行语句 顺序语句
1 并行信号赋值语句 赋值语句
2 进程语句 PROCESS 流程控制语句 IF,CASE,LOOP,NEXT,EXIT
3 块语句 BLOCK 等待语句 WAIT
4 元件例化语句 MAP 子程序调用语句 PROCEDURE,FUNTION
5 生成语句 GENERATE 返回语句 RETURN
6 并行过程调用语句 空操作语句 NULL
并行语句用于表示算法模块间的连接关系，相互之间无次序关系，它们是并行执行的，与书写顺序无关。VHDL的结构体由若干相互联系的并行描述语句组成，如图8-3所示。
并行描述语句在结构体中的语法格式如下：
ARCHITECTURE 结构体名OF 实体名IS
{说明语句}
BEGIN
{并行语句}
END ARCHITECTURE 结构体名；
并行描述语句主要有：并行信号赋值语句（Concurrent Signal Assignments）、进程语句(Process
Statements)、块语句(Block Statements) 、元件例化语句(Component Instantiations)、生成语句(Generate Statements) 及并行过程调用语句(Concurrent Procedure Calls)等六种。其中，进程语句和块语句是两种最主要、最常用的并行描述语句。
本节介绍这六种并行描述语句及其功能。
一、进程语句(TOP)
进程PROCESS语句本身是并行描述语句，但却包含一系列顺序描述语句。所以，设计中各个进程是并行执行，而各进程内的顺序描述语句却是按顺序执行。
简述VHDL的基本结构及每部分的基本功能。
1.1. 简述VHDL的基本结构及每部分的基本功能。
(1)库
库是经编译后的数据集合，库中存放的是各种程序包、实体定义、结构体描述等。设计人员在用VHDL 语言设计系统时，库中内容有的可作为标准，有的可作为资源被引用。库的作用就在于使设计者可以共享已经编译过的设计文件及有用数据。
(2)程序包
程序包是VHDL程序的公共存储区，在程序包内说明的数据对实体是透明的。程序包由程序包说明和程序包体组成。
(3)实体
实体可以表示小到一个与门，也可以大到一个数字系统，这个系统可以像微处理器一样的复杂。在实体的说明部分主要完成设计对象的输入输出端口名称、传输方向、数据类型的定义，即端口的定义。
(4)结构体
结构体是设计实体的具体描述，如果把设计实体抽象为一个功能方块图，结构体则描述这个功能方块图内部的具体逻辑实现细节。一个设计实体的内部实现细节通过结构体的具体描述表现出来。
(5)配置
配置是用于描述设计不同层次之间的关系和实体与结构体之间的连接关系。在实体与结构体之间的连接关系配置说明中，设计者可以利用配置语句为实体提供不同的结构体与之相匹配。在仿真设计中，可以利用不同配置方式选择不同结构体，分别对不同结构体进行仿真测试。
2. 简述VHDL语言实体申明中：IN、OUT、BUFFER和INOUT等端口模式各自的特点。
IN：输入型，只读模式。
OUT：输出型，只写。
BUFFER：缓冲型，带有读功能的输出模式，即输出并向内部反馈,out相似，但可读。INOUT：输入输出型，可读可写，可以通过该端口读入或写出信息。
3. 在VHDL语言中，标识符必须遵循一些规则，有哪些规则？
(1)标示符的第一个字母必须是英文字母。
(2)标示符的最后一个字母不能使下划线字符。
(3)标示符不允许连续出现两个下划线字符。
(4)标示符不区分字母的大小写。
(5)VHDL的保留字不能用于作为标示符使用。
