中北大学仪器与电子学院
Author:WangDing
Wednesday, December 16, 2015 VHDL大总结
一、 填空题
1. 两种标识符
短、扩展
2. 4种基本数据类型
常量、变量、信号、文件
3. 常量说明格式
constant 常数名 : 数据类型：=表达式；
4. 三种数据变换方法？
函数转换、常数转换、类型标记
5. 四种运算操作符？
逻辑、关系、算术、并置
6. 如何启动进程?
(1). 必须包含一个显示的敏感信号变量
(2). 或者包含一个wait语句
7. 五种基本结构？
库(library)、包集合(package)、实体(entity)、结构体(architecture)、配置(configuration)
8. 信号与变量代入？
(1). <=
(2). :=
9. 列举可编程逻辑器件?
PROMPLAPALCPLDFPGAEPROMEEPROMGAL
10. 数据类型
整数、位、位矢量、符号、布尔量、时间、错误等级、标准逻辑
11. 四种端口模式？
IN—OUT—INOUT—BUFFER
12. 三种子结构描述语句？
BLOCK—PROCESS—SUBPROGRAMS 中北大学仪器与电子学院
Author:WangDing
Wednesday, December 16, 2015 13. 结构体三种描述方式
寄存器传输（RTL）--数据流、结构描述、行为描述
14. 标识符规则？
(1). 不以数字靠头
(2). 下划线不连续
(3). 不与保留字重复
(4). 下划线前后必须有英文字母或者数字
(5). 最后一个不能使用下划线（连字符）
15. 扩展标识符
\12@+\
16. 赋值？
(1). 信号、变量可以多次赋值
(2). 常量只能定义时赋值（进程内部，子函数内部）
17. 高阻、不定态？
'Z'------------'X'
VHDL学习
（本学习以MAXPLUS10为工具软件）
第一章、 VHDL程序的组成
一个完整的VHDL程序是以下五部分组成的：
库（LIBRARY）：储存预先已经写好的程序和数据的集合
程序包（PACKAGE）：声明在设计中将用到的常数、数据类型、元件及子程序
实体（ENTITY）：声明到其他实体或其他设计的接口，即定义本定义的输入输出端口
构造体（ARCHITECTUR）：定义实体的实现，电路的具体描述
配置（CONFIGURATION）：一个实体可以有多个构造体，可以通过配置来为实体选择其中一个构造体
1.1库
库用于存放预先编译好的程序包（PACKAGE）和数据集合体，可以用USE语句调用库中不同的程序包，以便不同的VHDL设计使用。
库调用的格式：
LIRARY 库名
USE 库名.所要调用的程序包名.ALL
可以这样理解，库在硬盘上的存在形式是一个文件夹，比如库IEEE，就是一个IEEE的文件夹，可以打开MAX PLUSR安装源文件夹，进入VHDL93的文件夹，就可以看到一个IEEE的文件夹，这就是IEEE库，而里面的文件就是一个个对程序包或是数据的描述文件，可以用文本打开来查看文件的内容。
例如在VHDL程序里面经常可以看到“USE IEEE.STD_LOGIC_1164”，可以这样解释这句话，本序里要用到IEEE文件夹下程序包STD_LOGIC_1164，而STD_LOGIC_1164是可以在IEEE文件夹的STD1164.vhd文件里面看到的，用文本打开STD1164.vhd，可以看到有一名为“IEEE.STD_LOGIC_1164”PAKAGE定义。
简单的来说，库相当于文件夹，而程序包和数据就相当于文件夹里面的文件的内容（注意：不是相当于文件，因为程序包和数据都是在文件里面定义的，而文件名是和实体名相同的，可以说实体相当于文件）。
到了这里就可以考虑一个问题，“在安装MAX PLUS时有多少个库已经存在的呢”，要得到这个问题的答案，可以打开安装目录下的“VHDL93”文件夹，就可以看到里面有五个文件夹，分别是ATERA、IEEE、LPM、STD、VITAL，也就是说你看到了五个库，分别是
Exercise 3
Exercises Quartus II Software Design Series: Foundation
Copyright © 2011 Altera Corporation
A-MNL-QII-F-EXS-11-v1 2
Compilation Report
Device Name EP4CE6F17C6
Total Design
Total Logic Elements 0
Total Memory Bits 512
Total Embedded Multiplier 9-Bit Elements 1
Total Pins 44
mult subdesign
Logic Cells (mult) 0
Dedicated Logic Registers (mult) 0
Memory Bits (mult) 0
M9Ks (mult) 0
DSP Elements (mult) 1
ram subdesign
Logic Cells (ram) 0
Dedicated Logic Registers (ram) 0
Memory Bits (ram) 512
M9Ks (ram) 1
DSP Elements (ram) 0
Control signals & fan-out clk1 / 3
wren / 1 Quartus II Software Design Series: Foundation Exercises
VHDL语言
VHDL Language
摘要：本文简要介绍了VHDL语言的发展和内容，阐述了其代码结构，设计流程与相关EDA工具，并总结
VHDL语言的优点。
关键词：硬件描述语言;VHDL;ASIC;EDA Abstract:The development,contents and features of VHDL are birefly described .The basic concept of VHDL design flow,program structure and EDA tools are given.The advantage of VHDL language are summarized.Keywords:Hardware Descriptiong Language;VHDL;ASIC;EDA
VHDL是一种硬件描述语言，主要是应用在数字电路的设计中，它可以对电子电路和系统的行
为进行描述。基于这种描述，结合相关的软件工具，可以得到所期望的实际电路与系统。目前，
它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它
也被用来设计ASIC。
20世纪80年代以来，电子系统涉及的主要进步之一，在于开发成功作为硬件描述语言（如本
文所介绍的VHDL），以及与这些语言共同使用的逻辑综合工具。
VHDL的含义是VHSIC Hardware Description Language（VHSIC硬件描述语言）。VHSIC是
Very High Speed Integrated Circuits的缩写，是20世纪80年代在美国国防部的资助下创始的，并
最最终导致了VHDL语言的出现。它的第一个范本为VHDL 87，VHDL 93是其后续的升级版本。
VHDL是IEEE（Institute of Electrical and Electronics Engineers，美国电气和电子工程师协会）
