VHDL程序的基本结构

常用程序：

● 1/4位加法器、1/4位减法器、2/4/8位数据选择器、D/8D锁存器、D触发器、4位移位寄存器、2-4/3-8译码器、用with-select或者when-else设计同或门、异或门和或非门等、根据逻辑表达式编程等等，如F= ABC+(D+E)+GH。

加减法器件的设计要考虑如何采用元件例化语句和生成语句设计。

六、十进制计数器的设计

● 布置的第3章课后作业

看了几本作业，大概清楚了哪些程序有难度，下面仅列出部分程序供大家参考：

【减法器】

1位减法器：

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.all;

entity subber1 is

port(a,b,cin:in std_logic;

s:out std_logic;

cout: out std_logic);

end subber1;

architecture one of subber1 is

begin

s<= (a xor b) xor cin;

cout<= ((not a)nand b)nand(not(a xor b) nand cin);

end one;

4位减法器：

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE WORK.my_pkg.all;

entity subber4 is

port(a,b:in std_logic_vector(3 downto 0);

cin: in std_logic;

s:out std_logic_vector(3 downto 0);

cout: out std_logic);

end subber4;

architecture one of subber4 is

signal cout0,cout1,cout2: std_logic;

简述VHDL的基本结构及每部分的基本功能

1.1.简述VHDL的基本结构及每部分的基本功能。

(1)库

库是经编译后的数据集合，库中存放的是各种程序包、实体定义、结构体描述等。设计人员在用VHDL

语言设计系统时，库中内容有的可作为标准，有的可作为资源被引用。库的作用就在于使设计

者可以共享已经编译过的设计文件及有用数据。

(2)程序包

程序包是VHDL程序的公共存储区，在程序包内说明的数据对实体是透明的。程序包由程序包说

明和程序包体组成。

(3)实体

实体可以表示小到一个与门，也可以大到一个数字系统，这个系统可以像微处理器一样

的复杂。在实体的说明部分主要完成设计对象的输入输出端口名称、传输方向、数据类型的定

义，即端口的定义。

(4)结构体 结构体是设计实体的具体描述，如果把设计实体抽象为一个功能方块图，结构体则描述这个功

能方块图内部的具体逻辑实现细节。一个设计实体的内部实现细节通过结构体的具体描述表现

出来。

(5)配置

配置是用于描述设计不同层次之间的关系和实体与结构体之间的连接关系。在实体与结构

体之间的连接关系配置说明中，设计者可以利用配置语句为实体提供不同的结构体与之相

匹配。在仿真设计中，可以利用不同配置方式选择不同结构体，分别对不同结构体进行仿

真测试。

2.简述VHDL语言实体申明中：IN、OUT、BUFFER和INOUT等端口

模式各自的特点。

IN：输入型，只读模式。

OUT：输出型，只写。

BUFFER：缓冲型，带有读功能的输出模式，即输出并向内部反馈,out相似，但可读。

INOUT：输入输出型，可读可写，可以通过该端口读入或写出信息。 3.在VHDL语言中，标识符必须遵循一些规则，有哪些规则？

(1)标示符的第一个字母必须是英文字母。

(2)标示符的最后一个字母不能使下划线字符。

(3)标示符不允许连续出现两个下划线字符。

(4)标示符不区分字母的大小写。

(5)VHDL的保留字不能用于作为标示符使用。

1.国歌

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY GUOGE IS

PORT(CLK,rst:in std_logic;

out_bit:OUT STD_LOGIC);

END GUOGE;

ARCHITECTURE PVJ OF GUOGE IS

SIGNAL time:STD_LOGIC_VECTOR(24 DOWNTO 0);

signal music21:STD_LOGIC_VECTOR(8 DOWNTO 0);

SIGNAL L5,L6,L7,M1,M2,M3,M4,M5,M6:STD_LOGIC_VECTOR(16 DOWNTO 0);

SIGNAL LL5,LL6,LL7,C,MM1,MM2,MM3,MM4,MM5,MM6,X0:STD_LOGIC;

BEGIN

process(clk,rst)

begin

X0<='1';

if clk'event and clk='1' then time<=time+1; --将20M频率6分频

if L5=12755 then L5<="00000000000000000";LL5<=not LL5;

else L5<=L5+1;

end if;

if L6=11363 then L6<="00000000000000000";LL6<=not LL6;

中北大学仪器与电子学院

Author:WangDing

Wednesday, December 16, 2015 VHDL大总结

一、 填空题

1. 两种标识符

短、扩展

2. 4种基本数据类型

常量、变量、信号、文件

3. 常量说明格式

constant 常数名 : 数据类型：=表达式；

4. 三种数据变换方法？

函数转换、常数转换、类型标记

5. 四种运算操作符？

逻辑、关系、算术、并置

6. 如何启动进程?

(1). 必须包含一个显示的敏感信号变量

(2). 或者包含一个wait语句

7. 五种基本结构？

库(library)、包集合(package)、实体(entity)、结构体(architecture)、配置(configuration)

8. 信号与变量代入？

(1). <=

(2). :=

9. 列举可编程逻辑器件?

PROMPLAPALCPLDFPGAEPROMEEPROMGAL

10. 数据类型

整数、位、位矢量、符号、布尔量、时间、错误等级、标准逻辑

11. 四种端口模式？

IN—OUT—INOUT—BUFFER

12. 三种子结构描述语句？

BLOCK—PROCESS—SUBPROGRAMS 中北大学仪器与电子学院

Author:WangDing

Wednesday, December 16, 2015 13. 结构体三种描述方式

寄存器传输（RTL）--数据流、结构描述、行为描述

14. 标识符规则？

(1). 不以数字靠头

(2). 下划线不连续

(3). 不与保留字重复

(4). 下划线前后必须有英文字母或者数字

(5). 最后一个不能使用下划线（连字符）

15. 扩展标识符

\12@+\

16. 赋值？

(1). 信号、变量可以多次赋值

(2). 常量只能定义时赋值（进程内部，子函数内部）

17. 高阻、不定态？

'Z'------------'X'