2014数电考试题

四、如下图所示维持阻塞D触发器，设初态为0。根据CP脉冲及A输入波形画出Q波形。（8分）
五、用74LS161构成六进制计数器，用两种方法实现，并画出状态图。74LS161的功能表
如下所示。（16分）
六、试分析下图的逻辑电路，写出电路的驱动方程、状态方程、列出状态转换真值表、画出状态转换图，说明电路的逻辑功能。（20分）
2、1） 2）
《数字电子技术》试卷三
一、填空题（共19分，每空1分）
1．按逻辑功能的不同特点，数字电路可分为和两大类。
2．在逻辑电路中，三极管通常工作在和状态。
3．（406）10=（）8421BCD
4．一位数值比较器的逻辑功能是对输入的数据进行比较，它有、、三个输出端。
5．TTL集成JK触发器正常工作时，其 和 端应接电平。
2.判断函数 是否会出现竞争冒险现象。（10分）
3.用数据选择器实现函数Z=F(A,B,C)=Σm(0,2,4,5,6,7)（10分）
X2
X1
X0
D0D1D2D3D4D5D6D7
4.下列电路为几进制计数器？画出状态转换图。（12分）
5.试分析图示电路，写出其驱动方程、输出方程、状态方程，画出状态转换表、状态转换图、说明其逻辑功能。（18分）
3.
X2
X1
X0
D0D1D2D3D4D5D6D7
4.10进制计数器。从0110 1111
5.驱动方程：J1=K1=1
J2=K2=
J3=K3=
输出方程：C＝
状态方程：
从000 111
同步8进制加法计数器，当计数到111状态时C输出1
《数字电子技术》试卷五
一、填空题（20分）
1．数字信号只有和两种取值。

判断题。

1.8421BCD码是二一十进制码。

（√）2.与逻辑是至少一个条件具备事件就发生的逻辑。

（×）3.“同或”逻辑功能是两个输入变量A，B相同时，输出为1;A，B 不同时输出为0.（√）4.基本RS触发器具有“不定”问题。

（√）5.JK触发器有保持功能，但无翻转功能。

（×）6.逻辑器件74LS161是集成寄存器。

（×）7.计数器不能作为分频器。

（×）8.对于ＴＴＬ门电路来说，如果输入端悬空即代表输入低电平。

（×）9.三态输出门电路的输出除了有高，低电平这两个状态外，还有第三个状态——高阻态。

（√）10.同步时序电路具有统一的时钟CP控制。

（√）二．单项选择题。

1.一个8选1的数据选择器有（8）个选择控制信号输入端。

2.n个变量，有多少个最小项（2^n）。

3.在数字逻辑电路中，利用三级管的截止状态和（饱和）状态实现开关电路的断开和接通。

4.共阳型七段数码管各段点亮需要（低电平）。

5.74LS148编码器是（8线-3线优先编码器）。

6.对于JK触发器，若J=K，则可完成（T）触发器的逻辑功能。

7.三变量逻辑函数F(A,B,C)=A+BC的最小项表示中不含下列哪项（A）。

A．m2 B.m5 C.m3 D.m78.下列逻辑代数基本运算关系式中不正确的是（C）。

A.（A+1）’=0B.A㈩B=A’B+AB’C.A+A’B=A’+BD.(A’+A’B)’=A9.常用于数据串并行转换的电路是（D）。

A．加法器 B.数值比较器 C.计数器 D.移位寄存器10.两片74LS160计数器级联后最大可组成（D）进制计数器。

A．99 B.100 C.255 D.2564.下列方法中，不能消除竞争冒险的是（B）。

A．引入封锁脉冲 B.化简电路，减少逻辑器件数目C.接入滤波电容D.引入选通脉冲5.卡诺图上变量的取值顺序是采用（A）的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。

2014数电试题A 卷答案 一.填空题（每空1分，共20分） (1).(10001.1110)2=(21.70)8=(11.E)16(2).高电平 低电平 高阻态(3) 组合逻辑电路 时序逻辑电路 (4)分辨率 转换误差二、判断题（每小题2分，共10分）1. √2. √3. ×4. √5. ×三、选择题（每小题2分，共10分）1. B2. D3. A4. C5. B四、试画出用3线-8线译码器74HC138和门电路产生如下多输出逻辑函数的逻辑图。

Y 1=A’C’+ABC’+BCY 2=B’C’+ABC’ （本题10分）五、试用74LS161设计一个可控进制计数器，当输入控制变量M=0时工作在四进制，M=1时工作在十四进制。

请标出计数输入端和进位输出端。

（本题10分）六、画出下图电路中触发器输出端Q 的电压波形，输入信号A 、B 的波形如图所示，触发器的初始状态Q=0。

（本题15分）解：由图写出触发器输入端D 的逻辑式，得到D=((A ⊕B)Q)'，故得到触发器的状态方程为Q *=D=((A ⊕B)Q)'。

上式表明，当A ⊕B =0时，Q *=1。

我们先可以画出A ⊕B 的状态，然后根据A ⊕B 的状态就能决定Q *的状态。

于是得到下图的波形图。

七、下图是用555定时器构成的开机延时电路。

若给定C=25μF ，R=91k Ω，VCC=12V ，试计算常闭开关断开以后经过多长的延迟时间v0才跳变为高电平。

（本题15分） 解：延迟时间等于从S 断开瞬间到R 上的电压降至V T-=1/3V cc 的时间，即=RC ㏑3A B C 1=1.1×91×1000×25×10-6=2.5S八、试用JK触发器和门电路设计一个同步七进制计数器。

（本题20分）解：因为七进制计数器必须有七个不同的电路状态，所以需要用三个触发器组成。

如果对电路的状态编码没有提出要求，则取七个状态以及如何安排顺序可自行确定。

说明：1、除填空题、图解及特要求外一般不留答题空间。

------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- ----- -------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- -----2．装订试卷，考生答卷时不得拆开或在框外留写标记，否则按零分计。

说明：1、除填空题、图解及特要求外一般不留答题空间。

------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- ----- -------------------------------------------------装----------------------------------------------订----------------------------------------------------线---------------------------- -----A. M=0，S3 S2 S1 S0为 1001，COUT 为1E，以上电路均不对2．装订试卷，考生答卷时不得拆开或在框外留写标记，否则安零分计说明：1、除填空题、图解及特要求外一般不留答题空间。

数字电子技术考试题及答案一、选择题（每题2分，共20分）1. 以下哪个不是数字电子技术中的基本逻辑门？A. 与门（AND）B. 或门（OR）C. 非门（NOT）D. 异或门（XOR）答案：C2. 在数字电路中，一个触发器的稳定状态是指：A. 触发器输出为高电平B. 触发器输出为低电平C. 触发器输出不随输入变化而变化D. 触发器输出随输入变化而变化答案：C3. 以下哪个不是数字电子技术中的计数器类型？A. 二进制计数器B. 十进制计数器C. 十六进制计数器D. 以上都是答案：D4. 在数字电路设计中，以下哪个不是常用的时序逻辑元件？A. 寄存器B. 计数器C. 译码器D. 触发器答案：C5. 以下哪个不是数字电路的分类？A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合电路答案：C6. 一个简单的数字电子系统通常包括哪些基本部分？A. 输入、处理、输出B. 电源、输入、输出C. 输入、存储、输出D. 电源、输入、处理、输出答案：D7. 以下哪个不是数字电子技术中常用的存储元件？A. 触发器B. 寄存器C. 锁存器D. 放大器答案：D8. 在数字电子技术中，一个信号的上升时间是指：A. 信号从0%到90%的最大值所需的时间B. 信号从10%到90%的最大值所需的时间C. 信号从0%到100%的最大值所需的时间D. 信号从10%到100%的最大值所需的时间答案：A9. 以下哪个是数字电子技术中的同步电路的特点？A. 所有触发器的时钟信号是独立的B. 所有触发器的时钟信号是同步的C. 电路中没有时钟信号D. 电路中只有一个触发器答案：B10. 在数字电子技术中，以下哪个不是布尔代数的基本运算？A. 与（AND）B. 或（OR）C. 非（NOT）D. 除（DIV）答案：D二、填空题（每空2分，共20分）11. 在数字电路中，逻辑“1”通常表示电压为______，逻辑“0”通常表示电压为______。

7．为了将三角波换为同频率的矩形波，应选用（ A、施密特触发器 C、多谐振器 8. 逻辑函数 F A ( A B) = A. A B. B B、单稳态触发器 D、计数器 ( )。 C. A B
） 。
D. A B
9. 有一个左移移位寄存器，当预先置入 1011 后， 其串行输入固定接 0，在 4 个移位脉冲 CLK 作用下，四位数据的移位过程是（ A. 1011--0110--1100--1000--0000 C. 1011--1100--1101--1110--1111 ） 。 B. 1011--0101--0010--0001--0000 D. 1011--1010--1001--1000—0111
考生注意：所有答案必须写在答题纸（卷）上，写在本试题上一律不给分。
一、单项选择题（共 10 小题，每小题 3 分，共 30 分）
1.已知某电路的真值表如下，该电路的逻辑表达式为( A． Y C B. Y ABC A 0 0 0 0 B 0 0 1 1 C 0 1 0 1 Y 0 1 0 1 C． Y AB C A 1 1 1 1 B 0 0 1 1 C 0 1 0 1 )。 D． Y BC C Y 0 1 1 1
10. TTL 反相器输入为低电平时其静态输入电流为（ A．－3mA B．＋5mA C．－1mA D．－7mA
）
二、填空题（共 5 小题，每小题 2 分，共 10 分）
1. 如果对键盘上 108 个符号进行二进制编码，则至少要（ 2．一个 JK 触发器有（ ）个稳态，它可存储（ ） 。 ）２＝（ ）１６（二进制数保留小数点后 4 位） ）位二进制数码。 ）位二进制数。
2．用两个四选一数据选择器及门电路实现一位二进制全减运算。（20 分）

数字电路期末考试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系是：A. 与逻辑（AND）B. 或逻辑（OR）C. 非逻辑（NOT）D. 异或逻辑（XOR）答案：C2. 下列哪个不是数字电路的特点？A. 精确度高B. 稳定性好C. 功耗大D. 抗干扰能力强答案：C3. 一个简单的触发器可以存储多少位二进制信息？A. 1位B. 2位C. 3位D. 4位答案：A4. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案：B5. 在数字电路中，同步计数器与异步计数器的主要区别是：A. 同步计数器速度更快B. 同步计数器结构更复杂C. 同步计数器计数更准确D. 异步计数器计数更准确答案：A6. 一个4位二进制计数器最多能计数到：A. 15B. 16C. 8D. 4答案：B7. 以下哪个是数字电路中常用的存储元件？A. 电阻B. 电容C. 电感D. 晶体管答案：D8. 以下哪个不是数字电路中的逻辑门？A. NANDB. NORC. XORD. TRIAC答案：D9. 一个完整的数字电路设计流程包括以下哪些步骤？A. 需求分析B. 电路设计C. 仿真测试D. 所有选项答案：D10. 以下哪个是数字电路中的时序逻辑电路？A. 门电路B. 触发器C. 运算放大器D. 模数转换器答案：B二、简答题（每题5分，共20分）1. 简述数字电路与模拟电路的区别。

答案：数字电路主要处理离散的数字信号，具有逻辑功能，而模拟电路处理连续的模拟信号，主要用于信号放大、滤波等。

2. 解释什么是触发器，并说明其在数字电路中的作用。

答案：触发器是一种具有记忆功能的逻辑电路，能够存储一位二进制信息。

在数字电路中，触发器用于存储数据，实现计数、定时等功能。

3. 什么是组合逻辑电路？请举例说明。

答案：组合逻辑电路是由逻辑门组成的电路，其输出只依赖于当前的输入状态，不具有记忆功能。

华 北 科 技 学 院2013／2014学年第 一 学期考试试卷一、填空题(每空1分，共20分) 1.()()()1610201.10110==2. 由于n 位二进制译码器的输出给出了n 变量的全部 ，因而用n 变量二进制译码器、或门或者与非门就能获得任何形式输入变量数为 的组合逻辑函数。

3. 集电极开路门的特点是：允许多个OC 门的输出端 ，实现“线与”的功能，但使用时必须外接 和 。

4.消除竞争-冒险现象的方法有 、 和引入选通脉冲等方法。

5.JK 触发器的功能包括 、 、 和 。

6.在时序逻辑电路中，根据输出信号的特点，时序逻辑电路可分为 和 两种。

7.施密特触发器的应用主要用于 、 和 等。

8.根据所采用的存储单元工作原理的不同，随机存储器可分为 和 。

二、选择题(每题2分，共20分)1.下列说法正确的是( )。

(A)双极型数字集成门电路是以场效应管为基本器件构成的集成电路(B)TTL 逻辑门电路是以晶体管为基本器件构成的集成电路(C)CMOS 集成门电路集成度高，但功耗较高 (D)TTL 逻辑门电路和CMOS 集成门电路不能混合使用2. 由开关组成的逻辑电路如图1所示，设开关A 、B 接通为“1”，断开为“0”，电图 1学院（部） 专业、班级 姓名 学号密封 装订 线灯亮为“1”，电灯暗为“0”，则该电路为（）。

(A)“与”门(B)“或”门(C)“非”门(D)“与非”门3. 设图2触发器的初始状态为0，已知时钟脉冲CP波形如图所示，则Q端的波形为（）。

(A) ①(B) ②(C) ③(D) ④4. 下列说法不正确的是( )。

(A)计数器是对时钟脉冲信号CP进图2行累积计数(B)计数器包括定时器、分频器、序列信号发生器和寄存器等常用电路(C)定时器是计满了一定数目的CP脉冲个数以后，电路输出一个信号，这个输出信号的周期等于定时时间(D)分频器是将频率高的信号作为时钟脉冲CP信号，计满N个CP脉冲信号后，产生一个输出信号Z5. 将一个最大幅值为5V的模拟信号转换为数字信号，要使模拟信号每变化10mV，数字信号的最低位发生变化，应选用( )位的A/D转换器。

安徽大学20 13 —20 14 学年第 二 学期 《 数字电子技术 》考试试卷（B 卷）（闭卷 时间120分钟）院/系 年级 专业 姓名 学号一、选择题（每题2分，共20分）1. 十进制数7.88对应的16进制数为()。

A. (7.E1)16B. (7.D1) 16C. (7.F1) 16D. (7.E2) 162. 逻辑函数1F A =⊕=()。

A. 0B. AC. 1D.A3. 用或非门构成基本RS 触发器发生竞争现象时，输入端的变化是( )。

A. 00→11B. 01→10C. 11→00D. 10→014. 以下式子中不正确的是( )。

A. 1A A ⋅=B. A A A ⊕=C. A B A B +=+D. 11A +=5. 已知同Y AB B AB =++，下列结果中正确的是( )。

A. YA =B.Y B =C. Y A B =+D. YA B=+6. 下列具有单次翻转特性的触发器是()。

A. 同步JK 触发器B. 主从JK 触发器C. 上升沿JK 触发器D.下降沿JK 触发器7. 下列论述错误的是()。

A. 数字比较器可以比较数字大小B. 实现两个一位二进制数相加的电路叫全加器C. 实现两个一位二进制数和来自低位的进位相加的电路叫全加器D. 编码器可分为普通全加器和优先编码器 8. 下列描述不正确的是()。

A. 触发器具有两种状态，当Q = 1时触发器处于1态B. 时序电路必然存在状态循环C. 异步时序电路的响应速度要比同步时序电路的响应速度慢D. 边沿触发器具有上升沿触发和下降沿触发两种方式，能有效克服同步触发器的空翻现象9. 要使JK 触发器在时钟脉冲作用下，实现输出1n n Q Q +=，则输入端信号应接为( )。

A ． J = K = 0B ． J = K = 1C ．J = 1, K = 0D ． J = 0, K = 110．设计一个同步10进制计数器，需要( )个触发器。

一、填空与选择 (17分)1. 根据对偶规则，若F A B CD AD B C =+++⋅⋅，则F '= 。

2. 判断下述说法是否正确，正确者在其后( )内打√，反之打×。

a. 全部最大项之积恒等于“0”。

( )b. 基本RS 触发器可以构成移位寄存器。

( )c. 已知A B AB ⊕=，因而A BC ABC ⊕⊕=。

( )3. 在下列门电路中， 能实现“线与”逻辑功能； 能用于总线结构的数据传输； 能实现模拟信号的双向传输。

A. 异或门； B. OC 门； C. 三态门； D. 传输门。

4. 已知某组合逻辑电路的工作波形如图1-1所示，A 、B 是输入信号，F 是输出信号，则由波 形可知F 的逻辑表达式为 。

B AF1J Q QC11K 1J Q QC11K CP Q 0Q 1FF 0FF 1"1""1""1""1"图1-1 图1-25. 图1-2所示电路的逻辑功能为异步 进制 法计数器。

6. 图1-3所示电路为 型计数器，具有 个有效状态。

图1-37. 已知函数Y AC AB =+，可能存在 态冒险。

8. 由TTL 门组成的电路如图1-4所示，设逻辑门的输出U OH =3.6V ，U OL =0.3V ，电压表内阻为20k Ω/V 。

当输入ABC = 001，用万用表测出U 1= ，U 2= ；当输入ABC = 100，测得U 1= ，U 2= 。

图1-4一、(17分)1. ()()F A B C D A D B C =⋅⋅+++++=()()A B C D A D B C AB ACD⋅⋅+⋅+++=+2. √，×，×3. B ，C ，D4. A B ⊕5. 二位二进制(四进制)，减法6. 扭环，8个7. 08.0.3V , 3.6V; 1.4V , 0.3V;二、简答题：(8分)1. 电路如图2-1(a)所示，设各触发器的初态为“0”。

第1页，共4页第2页，共4页阿克苏地区高级技工学校2013－2014学年第1学期期末试卷2013级维修电工专业《数字电路》 试卷（A ）一、填空：（共15分，每空0.5分）1、在数字逻辑中，基本逻辑关系有 、 和 三种，在数字电路中，对应的基本逻辑门电路是 、 和 。

2、当且仅当决定某件事情的各个条件全部都具备时，这件事情才能发，把这件事情和各个条件之间的关系称为 关系，逻辑表达式为Y= 。

在决定某件事情的各个条件中，任意具备一个或几个时，这件事情就能发生，把这件事情和各个条件之间的关系称为 关系，逻辑表达式为Y= 。

3、组合逻辑电路的特点是任何时刻输出状态仅由 决定，与 无关，电 记忆功能；时序逻辑电路的特点是输出状态不仅要受 决定，还与 有关，电路 记忆功能,其基本组成单元是 。

4、编码器和译码器都是 电路，编码器输入是 进制的数，输出是 进制的数，译码器输入是 进制的数，输出是 进制的数。

5、寄存器是一种有 、 、 、 功能的逻辑记忆元件；根据寄存器中各个触发器时钟信号是否共用，可分为 和 两种，根据寄存器数据输入方式的不同，它可分为 型输入和 型输入两种。

二、判断：（共20分，每小题1分）1、（ ）脉冲是指存在时间极短的电压或电流的波形。

2、（ ）频率反应的是单位时间内信号重复出现的快慢程度。

3、（ ）数字电路中的“0”和“1”代表两种大小不同的数值。

4、（ ）对于同一逻辑电路，可以采用正逻辑，也可以采用负逻辑，但他们表示的逻辑功能是不同的。

5、（ ）“与非”门的逻辑函数表达式为Y=AB 。

6、（ ）任何一个逻辑函数的最小项表达式一定是唯一的。

7、（ ）逻辑函数化简的意义在于简化逻辑电路，以节省器件、降低成本、提高电路工作的可靠性。

8、（ ）计算机既可以读取数字信号又可以直接读取摸拟信号。

9、（ ）十进制数29转换成8421BCD 码为00101001。

10、（ ）二进制数110101转换成十进制数为81。

数电期末考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。

A. 与运算B. 或运算C. 非运算D. 异或运算2. 一个D触发器具有（）个稳定状态。

A. 1B. 2C. 3D. 43. 一个四进制计数器有（）个状态。

A. 4B. 8C. 16D. 324. 一个3线到8线译码器可以译出（）种不同的二进制信号。

A. 3B. 4C. 8D. 275. 一个4位二进制计数器的计数范围是（）。

A. 0到7B. 0到15C. 0到31D. 0到2556. 在数字电路中，若要实现逻辑“与”运算，应该使用（）门。

A. 与门B. 或门C. 非门D. 异或门7. 触发器的输出状态取决于（）。

A. 当前输入B. 上一状态C. 输入与上一个状态D. 外部控制信号8. 一个8位寄存器可以存储（）位二进制数。

A. 1B. 4C. 8D. 169. 一个2进制计数器在计数过程中，其输出状态的变化规律是（）。

A. 01, 10, 11, 00B. 00, 01, 11, 10C. 00, 01, 10, 11D. 00, 10, 01, 1110. 在数字电路中，若要实现逻辑“或”运算，应该使用（）门。

A. 与门B. 或门C. 非门D. 异或门二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“0”通常用电压______伏特表示，逻辑“1”通常用电压______伏特表示。

2. 一个3线到8线译码器的输入端有______个信号线，输出端有______个信号线。

3. 一个4位二进制计数器的进位链是______进制的。

4. 一个D触发器的输出Q与输入D的关系是______。

5. 在数字电路中，逻辑“非”运算的符号是______。

6. 一个4位二进制计数器的计数范围是______到______。

7. 一个3线到8线译码器可以译出______种不同的二进制信号。

8. 一个8位寄存器可以存储______位二进制数。

深圳大学2014年硕士研究生入学考试初试试题（答题必须写在答题纸上，写在本试题纸上无效）考试科目代码： 909 考试科目名称：数字电路与专业综合专业：信息与通信工程一、用卡诺图化简下列逻辑函数（15分）（1）将下列逻辑函数化为最简与或表达式∑∑(d,)m,F,9,8,6,3(ABCD,14,,15=)13,2,1,0(,+12)11（2）将下列逻辑函数化为最简或与表达式ABCDABCBAABCDF其中C,,)A,,+=B+(=⊕二、已知输入允许原、反变量，但所有的输入变量不能同时为0，且A、B不能同时为1，试用最少的与非门实现下面逻辑函数，要求所设计的电路无竞争冒险。

(10分) F++ABC+D(,A,,=)+CDCBBDCBABCDADCA三、设计一个多功能组合电路，其框图如下图所示，其中M，C为控制信号，A，B为数据输入，F1，F2为输出。

其功能描述如下：当M=0时，电路做算术运算：若C=0，则实现A加B，F2为进位，F1为和；若C=1，则实现A减B，F2为借位，F1为差。

当M=1时，电路做逻辑运算：若C=0，则F2=A+B，F1=A·B；若C=1，则F2=A⊕B，F1=A⊙B。

要求用与非门实现，列出真值表，画出卡诺图，写出最简的与或表达式，画出逻辑电路图。

（15分）（第三题图）四、用双7选1数据选择器77153构成的逻辑电路图如下图所示，试列出F1、F2的逻辑表达式，并求F1、F2的最简与或逻辑表达式。

（10分）(第四题图)五、设逻辑电路如下图所示，试画出Q2，Q1及Y的波形。

设电路的初始状态Q2=0，Q1=0。

（10分）六、分析下图所示的时序逻辑电路的逻辑功能。

（1）写出驱动（激励）方程、输出方程、状态方程，列出状态转换表。

（2）计算当输入X=010101101时，输出序列Z是多少？假定电路的初始状态Q2Q1=00。

（20分）七、利用置入控制端的置入法，将十进制同步计数器77160(如下图)设计成可变模计数器。

一. 填空题（每空2分，共20分）1. 四个变量组成的最小项共 个，用m i 表示最小项，则与m 2 逻辑相邻的全部最小项是 , 而 543210m m m m m m ⋅+⋅+⋅ ＝ 。

2. （1010110）2=（______）10=（__________）8421BCD3. 三变量的逻辑函数C B B A F +=的标准与或表达式是 。

4. 三变量的逻辑函数C B B A F +=的“与非与非”表达式是 。

5. 已知一个8421码是 1001101 问：它对应的循环码是_________________。

它对应余3吗是_________________。

6. 函数D C D A AC F ++=的最简与或式是_________________。

二. 化简 （5x2=10分）1. 用公式法将下面的函数化简为最简与或式C A C A D C B C B BC AB A F +++++++=)(1考 试 试 卷考试课程：数字逻辑与数字电路 行政班：14级电子卓工学生姓名：2. 用图形法化简成最简与或式∑∑+=),,,,,(),,,,,,(),,,(1514121110198765323d m D C B A F三. （10分）分析下图所示组合电路，要求写出表达式，并列出真值表考试试卷考试课程：数字逻辑与数字电路行政班：14级电子卓工学生姓名：四. （10分）如图所示触发器，求出特性方程并画出Q端的波形。

（设Q的初始态为1）五. 分析设计（15分）一个4位二进制数G3G2G1G0，用比较器选出小于7的。

（图中L是接低位的扩展）分析，并画图。

考试试卷考试课程：数字逻辑与数字电路行政班：14级电子卓工学生姓名：六. 分析画图（15分）如图所示JK触发器，已知CP，J，K信号波形，请写出JK触发器的特性方程并画出Q端的波形。

（设Q的初始态为0）考 试 试卷考试课程：数字逻辑与数字电路 行政班：14级电子卓工学生姓名：七. 分析设计（ 20分 ）用八选一的数据选择器74LS151实现下列函数 F=)15,13,10,8,7,5,2,0( , 图中E 是使能端，已经接好。

ay[n ] ,a 0 , af[n ] → 2 af [n + 1] = a 2 f[n + 1] = a y[n ] = - ay[n ] ,a 0
当 a 0 ，不满足齐次性，因此是非线性系统。
设f1[n ] y 1[n ] 2 f1[n 1],f2[n ] f1[n n0 ] ，则
1/2j
Y1(ω)
1/2j
ω
-7π -5π -3π
-1/2j
3π 5π 7π
ω
3π 5π -5π -3π
-1/2j
ω
-1
Y3(ω)
1/2j
Y(ω)
1/2j
-5π -3π
-1/2j
3π 5π
ω
-1/2j -1/j
3π 5π
ω
注意：上面的Y1( ),Y3( ),Y ( )的频谱为复数，严格意义上来讲，需要单独画出他们的模和 相位，比如Y1( ) Y1( )e jY ( ) ，应分别画出模 Y1( ) 和相位 Y1( ) 这里就不再给出了，可
y 0(t t1 t2 )
（2） y(t ) f(t ) h(t ) f0(t ) h0(t ) 令 u ,d du ，则



f0( ) h0[(t )] d
y(t ) f0(u ) h0(t u ) du




由于 Re{s } 0 不包含 j 轴，故傅里叶变换不存在. （3）由于
1 (t k ) ,Re{s } 0 1 e s k 0
L

f(t) 4 3 2 1 O 1 2 3 4 t
3
而
F(s )

D inst7 CP CLR
INPUT VCC INPUT VCC
PRN Q
OUTPUT
Q2
每个表达式 1 分
n 1 Q n Q n D Q0 0 2 0
逻辑电路图 1 分
CLRN FF2
n 1 Q n Q n Q n Q n Q n Q n D Q1 1 1 0 1 0 1 0
Z
000
ห้องสมุดไป่ตู้
/1
001
/0
010
/0
011
/1
100
/1
101 /1
/0
110
方法 3：状态转换图 2 分，卡诺图 1 分，表达式各 1 分（4 分） ，电路图 1 分
n 1 Q n Q n Q n Q n D Q0 0 1 0 2 0 n 1 Q n Q n Q n Q n Q n D Q1 1 1 0 2 1 0 n 1 Q n Q n Q n Q n D Q2 2 1 0 2 1 n Qn QnQn Qn Qn Z Q1 0 1 0 2 0
（1）具有异步清零的 16 进制计数器 （2）MN 为 00 是 8 进制计数器 MN 为 01 是 10 进制计数器 MN 为 10 是 12 进制计数器 MN 为 11 是 14 进制计数器 时序图 2 分
（2 分） （1 分） （1 分） （1 分） （1 分）
……………○……………密……………○……………封……………○…………线………………………………
NOR2 DFF
VCC
D inst8
PRN Q
OUTPUT
Q0
000
001
010
011 /1

九、 （20 分）由四位二进制同步计数器 74161 和八选一数据选择器 74151
组成的电路如题九图所示。分析该时序电路，要求： 1．画出该时序电路中计数器 74161 的输出 Q3、Q2、Q1、Q0 在 CLK 作 用下的状态转换图； 2．写出 74151 的输出 Y 关于计数器 74161 输出 Q3、Q2、Q1、Q0 的逻辑 表达式 Y(Q3,Q2, Q1,Q0)； 3．在 CLK 作用下该电路输出端 F 输出怎样的序列信号？简述该电路的 逻辑功能。 （74161 功能表见附录）
第1页 共4页
题三图 四、 （10 分）在题四 图所示的电路
中， 已知 CLK 和输入信号 J、K 的电压波形如图示，设触发器的初始状态 均为 Q=0，试画出 Q1 和 Q2 对应的波形图。
题四图 五、 （15 分）某多功能逻辑运算电路有两个控制输入端 S2、S1 用以对参与 运算的输入 A、B 进行功能控制，Y 为电路输出。功能如下：当 S2S1 =00 时， A、B 作与非运算；当 S2S1 =01 时，A、B 作异或运算；当 S2S1 =10 时，A、B 作或非运算；而 S2S1 =11 为禁止状态。试设计该组合逻辑电路。要求： 1．画出 Y 的卡诺图，并指出约束条件； 2． 写出用最少的与非门实现该电路时相应的逻辑表达式， 并画出逻辑图。 六、 （15 分）已知逻辑函数
数字电路 科目试题
（共十题，满分 150 分）
一、 （20 分）简答题： 1．写出二进制数（110001.11）2 的等值十进制数和十六进制数，并写出 该等值十制数的 8421BCD 码表示形式。 2．已知逻辑函数 Y AC BC D ，分别写出该函数的反函数和对 偶函数。 3． 已知两输入端 TTL 与非门的相关参数如下： VOL(max) =0.4V， IOL=10mA； VOH(min)=2.6V，IOH =1mA；VIH(min)=1.8V, VIL(max)=0.8V；IIL=1mA，IIH =40A。试 求：扇出系数、输入低电平时的噪声容限和输入高电平时的噪声容限。 4．简述影响 A/D 转换精度的主要因素。 二、 （15 分）化简下列逻辑函数 1．化简函数Y AD(A D ) ABC CD(B C ) AB C 为最简与或式。 2．已知函数Y AD B C D A B C D ，约束条件为 AB+AC=0。试 用 K 图化简法分别求出该函数的最简与或式和最简或与式。 三、 （15 分） 分析题三图所示的逻辑电路。 要求列出真值表或写出表达式， 并分别说明图中各电路的逻辑功能。