集成电路设计 MOS管数字集成电路基本逻辑单元设计66页PPT

VALDSID /SVDS
L(dXd )1 dVDS
定义沟道长度调制系数： 1/VA
Leff Ld dV XD dSVDSL(1VDS)
1 Leff
11(VVDDSS)2

1 L
∵VDS<<1，忽略上式的二次项：
1 Leff

(1VDS
)
1 L
∴得到：
ID SK 2' W L(VG SVTN)2(1VD S)
O
uDS
沟道调制系数λ=1/UA
对于典型的0.5 μm工艺的MOS管， 忽
略沟道调制效应， 其主要参数如表所示。
表 3 - 1 0.5 μm工艺MOS管的典型参数
假定有一NMOS管， W=3 μm, L=2 μm, 在
恒流区则有:
U GS 2V
ID

K W 2 L
(U
小变大， 沟道将发生变化。
ID
若UDS=UGS-UTH , 则沟道在漏
区边界上被夹断， 因此该点 电压称为预夹断电压。
在 此 点 之 前 ， 即 UDS<UGSU时TUH D，S管增子大工，作ID在有线明性显区的，增大此。O
在 预 夹 断 点 之 后 ， 即 源 区(N＋ )
UDS>UGS-UTH ， 管 子 工 作 在 恒流区， 此时UDS增大， 大
部分电压降在夹断区， 对沟
反型 层 源 区 (N ＋ )
道电场影响不大， 因此电流
增大很小。
源 区 (N ＋ )

线性 区 饱和 区(恒 流区) UGS ＝ 5 V
UGS ＝ 2.5 V UGS ＝ 1.5 V
漏 区 (N ＋ ) 电流

威尔逊电流镜正是
这样的结构。
NMOS威尔逊电流
镜的电路如右图所示。
提高输出电阻的基本
原理是在M1的源极接 有M2而形成的电流 串联负反馈。
图7.3.2 NMOS威尔逊电流镜
严格执行突发事件上报制度、校外活 动报批 制度等 相关规 章制度 。做到 及时发 现、制 止、汇 报并处 理各类 违纪行 为或突 发事件 。
(3)自给基准电流的结构 如果在电流镜中的
参考电流就是一个恒流 (如右图所示) 那么，
整个电路中的相关支路 电流就获得了稳定不变 的基础。
图6-3-14
严格执行突发事件上报制度、校外活 动报批 制度等 相关规 章制度 。做到 及时发 现、制 止、汇 报并处 理各类 违纪行 为或突 发事件 。
右图给出了 一种自给基准电 流的结构形式。M1、 M2、M3组成了一个 两输出支路的 NMOS电流镜，M4、 M5和M6组成了两输 出 支 路 的 PMOS 电 流 镜 。 M7 、 M8 和 R 所构成的“启动” 电路 。
4) 参考支路电流Ir 形成参考支路的电流的基本原理很简单，只要能够形成对
电源(NMOS电流镜)或对(PMOS电流镜)的通路即可。 (1)简单的电阻负载参考支路
图6-3-11
严格执行突发事件上报制度、校外活 动报批 制度等 相关规 章制度 。做到 及时发 现、制 止、汇 报并处 理各类 违纪行 为或突 发事件 。
严格执行突发事件上报制度、校外活 动报批 制度等 相关规 章制度 。做到 及时发 现、制 止、汇 报并处 理各类 违纪行 为或突 发事件 。
图6-3-18
严格执行突发事件上报制度、校外活 动报批 制度等 相关规 章制度 。做到 及时发 现、制 止、汇 报并处 理各类 违纪行 为或突 发事件 。

1)
顾名思义，反相输出就是内部信号经反相后
输出。这个反相器除了完成反相的功能外，另一个
主要作用是提供一定的驱动能力。
第17页/共22页
焊盘输入输出单元（I/O PAD）
2）同相输出I/O PAD
2007-2008-1
同相输出实际上就是“反相＋反相”，为什么不直接从内部 电路直接输出呢？主要是驱动能力问题。利用链式结构可以大大 地减小内部负荷。即内部电路驱动一个较小尺寸的反相器，这个 反相器再驱动大的反相器，在同样的内部电路驱动能力下才能获 得较大的外部驱动。P77 第18页/共22页
逻辑图输入
逻辑模拟、时序模拟
标准单元 设计系统
布局、布线 提取布线寄生参数
生成测试向量
逻辑模拟、时序模拟
转换拓扑图为掩模版版图
生产厂家
芯片制造
第14页/共22页
单元逻辑符号库 单元电路功能库
单元拓扑库 工艺、电学参数
单元版图库
数字电路标准单元库设计简介
2007-2008-1
• 库单元设计
标准单元库中的单元电路是多样化的，通常包含 上百种单元电路，每种单元的描述内容都包括： （1）逻辑功能； （2）电路结构与电学参数；
数字集成电路的基本电路的主要性能指标是： （1）工作速度（延迟时间的长短）； （2）集成度（占用面积的大小）； （3）功耗（消耗的电源功率）； （4）噪声容限等。
2007-2008-1
第1页/共22页
CMOS基本门电路及版图实现
• CMOS反相器
（1） CMOS反相器的具体电路如图所示，这是一种典型的 CMOS电路结构，它由一个NMOS晶体管和PMOS晶体管配对 构成，两个器件的漏极相连作为输出，栅极相连作为输入。 NMOS晶体管的衬底与它的源极相连并接地，PMOS晶体管的 衬底与它的源极相连并接电源。

=1）时：ui在0~+10V之间变化时，VN、VP均为反偏截止，
ui不能传输到输出端，相当于开关断开，即传输门截
(1）当输入端A和B都为低电平时，并联 的VN1、VN2均截止，串联的VP1、VN1导通，其输出端Y是 高电平。
(2）当输入端A或B中有一个为高电平时， VN1、VN2中至少有一个导通，而VP1、VN1中至少有一个截 止，所以，输出 端Y是低电平。 逻辑关系：
＋UDD
A VP1
B VP2 Y
VN1
VN2
图2.23CMOS三态门
(a)电路;
(b)逻辑符号
3.CMOS
图2.23（a）所示是CMOS三态门，其中VP1
和VN1组成CMOS反相器，VP2与VP1串联后接电源，VN2与
VN1串联后接地。VP2、VN2受使能端E
控制。A为输
入端，Y为输出端。其工作原理如下：
E(1）当 于工作状态，Y=
＋UDD
VP2
VP1
A
Y
A
Y
VN1
E
VN2
E
1
(a)
(b)
图2.24CMOS传输门
（a）电路;
（b）逻辑符号
设电源电压UDD=10V，控制信号的高、低电平分别为
+10V和0V，两管的开启电压的绝对值均为3V，输入信
号ui的变化范围为0~+UDD。
（ 1 ） 当 uuC=C0V ，
= ＋C10V （ C=0 ，
②反相器不论输入是高电平还是低电平，VN 管和VP管中总有一个处于截止状态，静态电流近似为 零，所以静态功耗很小。
③VN管和VP管跨导gm都较大，即导通等效电 阻都很小，能为负载电容提供一个低阻抗的充电回路， 因而开关速度较高。