微电子集成电路设计

第一章集成电路的发展1.何谓集成电路(Integrated Circuits)？集成电路:指通过一系列特定的加工工艺, 将晶体管,二极管等有源器件和电阻,电容,电感等无源器件,按照一定的电路互连,”集成”在一块半导体晶片上,封装在一个外壳内,执行特定电路或系统功能的一种器件.2.什么是摩尔定律(Moore’s Law)？它对集成电路的发展有什么作用？集成度：大约每三年翻两番，特征尺寸：每六年缩小近一倍事实上，摩尔定律并不是一个物理定律，而是一种预言，一张时间表。

它鞭策半导体产业界不断进步，并努力去实现它。

从根本上讲，摩尔定律是一种产业自我激励的机制，它让人们无法抗拒，并努力追赶，谁跟不上，谁就可能被残酷地淘汰。

摩尔定律已成为一盏照亮全球半导体产业前进方向的明灯。

3.IC发展水平的指标是什么？随着IC工业的发展，这些指标如何变化？集成规模(Integration scale)和特征尺寸(Feature size) 单个芯片上已经可以制作含有几百万个晶体管的一个完整的数字系统或数模混合的电子系统，集成电路的特征尺寸也已发展到深亚微米水平，0.18μm工艺已经走向规模化生产.4.什么是IDM、Fabless和Foundry？理解他们之间的关系。

IDM:集成电路发展的前三十年中，设计、制造和封装都是集中在半导体生产厂家内进行的，称之为一体化制造(IDM，Integrated Device Manufacturer)的集成电路实现模式。

无生产线（Fabless）集成电路设计提供了条件，为微电子领域发展知识经济提供了条件。

Fabless:1.设计公司拥有设计人才和设计技术，但不拥有生产线2.芯片设计公司不拥有生产线而存在和发展，而芯片制造单位致力于工艺实现(代客户加工，简称代工)3.设计单位与代工单位以信息流和物流的渠道建立联系Foundry:Foundry(代客户加工)第二章PN结的形成1.P型、N型半导体的形成及其能带结构图（EF与掺杂的关系）在纯净的硅晶体中掺入三价元素（如硼），使之取代晶格中硅原子的位置，此时自由电子和空穴浓度远远小于由于掺杂带来的空穴浓度,因此自由电子的导电基本可以忽略,这样的半导体叫做P型半导体。

一分钟了解大学专业——微电子技术一、专业介绍微电子技术是普通高等学校专科专业，属于集成电路类，修业年限为三年. 该专业主要教授半导体材料、器件、工艺、集成电路设计等方面的基本知识和技能，培养学生具有从事集成电路应用推广和销售工作的能力，使毕业生能够在集成电路制造工艺、封装与测试、版图设计、辅助设计、应用与产品开发、嵌入式/ FPGA 应用开发等岗位就业.二、专业学科背景与发展历程微电子技术的发展可以追溯到20 世纪50 年代，当时晶体管的发明和集成电路的初步研究为其奠定了基础.1947 年，贝尔实验室发明了第一台晶体管，标志着微电子技术的诞生；1958 年，第一块集成电路被发明，多个晶体管能够集成在同一块芯片上，极大地推动了该技术的发展；1971 年，英特尔公司推出了世界上第一颗微处理器4004，开启了微处理器时代，为个人电脑和信息技术的发展奠定了基础. 此后，随着半导体材料和工艺的不断改进，微电子器件的集成度不断提高，功耗不断降低，性能不断提升，推动了信息技术的飞速发展.三、培养目标本专业培养德智体美劳全面发展，掌握扎实的科学文化基础和半导体器件与集成电路设计、制造、封测等知识，具备半导体工艺维护和设备操作、集成电路版图设计和产品应用开发等能力，具有工匠精神和信息素养，能够从事芯片制造与封测工艺管理、产品检验、芯片版图设计、芯片验证及应用方案开发、产品营销等工作的高素质技术技能人才.四、课程体系●专业基础课程：电路分析与测试、模拟电子技术、数字电子技术、C 语言程序设计、单片机应用技术、PCB 设计等.●专业核心课程：集成电路导论、半导体器件物理、集成电路制造工艺、集成电路封装与测试基础、半导体集成电路、集成电路版图设计技术、FPGA 应用与开发等.五、实践教学实践教学环节要求对接真实职业场景或工作情境，在校内外进行电子技术、芯片制造、芯片封装测试、集成电路版图设计等实训，并在集成电路制造和封测、集成电路设计等单位进行岗位实习.六、就业领域主要面向电子类企事业单位，涵盖半导体集成电路芯片制造、产品检测、产品封装、版图设计、质量控制、生产管理、设备维护及技术研发等相关领域.七、就业岗位包括集成电路制造工艺工程师、集成电路封装与测试工程师、集成电路版图设计工程师、集成电路辅助设计工程师、集成电路应用与产品开发工程师、嵌入式/ FPGA 应用开发工程师以及相关的产品营销和技术支持人员等.八、薪资水平应届生月薪一般在4000 元左右，毕业2 年月薪约8000 元，毕业5 年月薪可达到12000 元左右，经验丰富的工程师薪资会更高，且在一线城市及经济发达地区，薪资水平相对更高.九、专业前沿技术纳米电子技术：研究纳米尺度下的电子器件和电路，如纳米晶体管、纳米线等，可实现更高的集成度和性能。

TN386.32006020387跨导线性原理及应用研究/郭继昌，汪林，滕建辅(天津大学电子信息工程学院)//固体电子学研究与进展.―2005,25(2).―250～254.跨导线性电路是电流模式电路中应用非常广泛的电路形式，可以用于分析和构造很多实用的电路。

文中介绍了跨导线性的基本原理，给出了几种用双极型晶体管和MOS管实现的跨导线性电路形式。

最后给出了跨导线性电路在电流模式电路中的应用实例。

图6表0参12TN386.32006020388大束流离子注入形成C O Si2/Si肖特基结电学特性/张浩，李英，王燕，田立林(清华大学微电子学研究所)//固体电子学研究与进展.―2005,25(2).―265～268.文中研究了使用大束流金属离子注入形成的COSi2/Si肖特基结的特性。

肖特基结由离子注入和快速热退火两步工艺形成。

Co离子注入剂量为3×1017ion/cm2，注入电压25kV。

快速热退火温度为850℃，时间为1min。

应用I-V和C-V测量进行参数提取。

I-V分析得到势垒高度约为0.64eV，理想因子为1.11，C-V分析得到势垒为0.72eV。

最后依据实验结果对工艺提出了改进意见。

图4表1参5TN386.3，TM304.2+42006020389 n沟道4H-S i C M ESFET研究/陈刚(南京电子器件研究所)//固体电子学研究与进展.―2005,25(2).―177～179,218.报告了4H-SiC MESFET的研制。

通过对SiC关键工艺技术进行研究，设计出初步可行的工艺流程，并且制成单栅宽120μm n沟道4H-SiC MESFET，其主要直流特性为：在V d s=30V时，最大漏电流密度I d ss为56mA/mm，最大跨导G m为15mS/mm；漏源击穿电压最高达150V；微波特性测试结果：在f0=1GHz、V d s=32V时该器件最大输出功率7.05mW，在f o=1.8GHz、V d s=32V时最大输出功率3.1mW。

5.0nm时，器件具有最低的启动电压与最高的发光效率；当DLC厚度继续增加时，器件的性能随着DLC厚度增加而变差。

并对ITO/MEH-PPV/DLC/Al和ITO/MEH-PPV/LiF/Al的器件性能进行了比较研究。

图3表0参15TN386.12007010754双栅动态阈值S O I nM O SFE T数值模拟/毕津顺，吴峻峰，海潮和(中国科学院微电子研究所)//半导体学报.―2006，27（1）.―35～40.提出了新型全耗尽SOI平面双栅动态阈值Nmos场效应晶体管，模拟并讨论了器件结构、相应的工艺技术和工作机理。

对于Nmos器件，背栅n 阱是通过剂量为3×1013cm-2，能量为250keV的磷离子注入实现的，并与n＋前栅多晶硅直接相连。

该技术与体硅工艺完全兼容。

通过Tsuprem4和Medi ci模拟，发现全耗尽SOI平面双栅动态阈值Nmosfet保持了传统全耗尽SOI nMOSFET的优势，消除了反常亚阈值斜率和kink效应，同时较传统全耗尽SOI nMOSFET有更加优秀的电流驱动能力和跨导特性。

图9表0参14TN386.12007010755功率LD M O S阈值电压温度系数的优化分析/丁峰，柯导明，陈军宁，叶云飞，刘磊，徐太龙(安徽大学电子科学与技术学院)//安徽大学学报（自然科学版）.―2006，30（1）.―36～40.讨论高压LDMOS阈值电压的温度特性，并给出了它的温度系数计算公式。

根据计算结果，可以得到以下结论：通过提高沟道掺杂浓度或减少栅氧化层能够降低阈值电压随温度的变化。

阈值电压的温度系数可以用温度的线性表达式来计算，从而可以得出功率LDMOS阈值电压的温度系数最优化分析。

图4表1参8TN386.22007010756 IG B T串联应用中动态过压的控制/李勇，邵诚(大连理工大学先进控制技术研究所)//华南理工大学学报（自然科学版）.―2006，34（1）.―43～47.对高压大功率变流设备中绝缘栅双极型晶体管（IGBT）串联应用的动态过压问题进行了研究。

集成电路设计学习思考题参考答案集成电路设计学习思考题参考答案参考答案⼀、概念题：1、微电⼦学：主要是研究电⼦或离⼦在固体材料中的运动规律及应⽤，并利⽤它实现信号处理功能的科学，是电⼦学的分⽀，其⽬的是实现电路和系统的集成，这种集成的电路和系统⼜称为集成电路和集成系统。

2、集成电路：（Integrated Circuit，缩写为IC）是指通过⼀系列特定的加⼯⼯艺，将多个晶体管、⼆极管等有源器件和电阻、电容器等⽆源器件，按照⼀定的电路连接集成在⼀块半导体单晶⽚（如硅或GaAs等）或者说陶瓷等基⽚上，作为⼀个不可分割的整体执⾏某⼀特定功能的电路组件。

3、综合：从设计的⾼层次向低层次转换的过程，它是在给定了电路应实现的功能和实现此电路的约速条件（如速度、功耗、成本、电路类型等），找到满⾜上述要求的⽬标结构的过程。

如果是靠⼈⼯完成，通常简单地称之为设计；⽽依靠EDA ⼯具⾃动⽣成，则称之为综合。

4、模拟验证：指对实际系统加以抽象，提取其模型，输⼊计算机，然后将外部激励信号施加于此模型，通过观察模型在激励信号作⽤下的反应，判断该系统是否实现预期的功能。

5、计算机辅助测试（CAT）技术：把测试向量作为测试输⼊激励，利⽤故障模拟器，计算测试向量的故障覆盖率，并根据获得的故障辞典进⾏故障定位的技术。

6、图形转换技术：是指将掩膜板上设计好的图形转移到硅⽚上的技术，包括光刻与刻蚀技术。

7、薄膜制备技术：指通过⼀定的⼯序，在衬底表⾯⽣产成⼀层薄膜的技术，此薄膜可以是作为后序加⼯的选择性的保护膜，作为电绝缘的绝缘膜，器件制作区的外延层，起电⽓连接作⽤的⾦属膜等。

8、掺杂：是指将需要的杂质掺⼊特定的半导体区域中以达到改变半导体电学性质，形成PN结、电阻、欧姆接触等各种结构的⽬的。

9、系统功能设计：是最⾼⼀级的设计，主要是指根据所设计系统的要求（包括芯⽚的功能、性能、尺⼨、功耗等），进⾏功能划分和数据流、控制流的设计，完成功能设计。

微电子科学与工程考研方向有哪些微电子科学与工程是涉及微电子器件、集成电路设计、半导体工艺等领域的学科。

考研方向的选择可以根据个人兴趣和职业规划来确定。

以下是一些可能的微电子科学与工程考研方向及相关的学科领域：1.微电子器件与工艺：研究微电子器件的设计、制造工艺、材料等。

就业方向：半导体公司、集成电路制造厂、研究院等。

2.集成电路设计与系统：研究数字电路、模拟电路、系统设计等。

就业方向：芯片设计公司、电子产品研发部门、通信领域等。

3.模拟与射频集成电路：研究模拟电路、射频电路、通信芯片设计等。

就业方向：通信设备公司、射频芯片设计企业、无线通信领域等。

4.光电子器件与集成：研究光电子器件的设计、制造和光电子集成技术。

就业方向：光电子公司、光通信领域、光电子传感器设计等。

5.数字信号处理与通信：研究数字信号处理算法、通信系统设计等。

就业方向：通信设备企业、无线通信技术领域、数字信号处理公司等。

6.MEMS与传感器技术：研究微电子机械系统、传感器设计、微纳米技术应用。

就业方向：传感器制造公司、MEMS研发企业、医疗器械领域等。

7.可编程逻辑器件与FPGA：研究可编程逻辑器件的设计、FPGA编程等。

就业方向：电子器件企业、通信领域、数字电路设计等。

8.电子材料与半导体器件：研究半导体材料、器件特性、电子材料应用等。

就业方向：半导体材料公司、电子器件制造企业、研究机构等。

9.可穿戴电子器件：研究可穿戴设备的电子器件、传感技术等。

就业方向：智能穿戴设备公司、医疗健康领域、物联网技术等。

10.电子系统集成与设计：研究电子系统的整体设计、硬件与软件的集成。

就业方向：电子产品设计企业、嵌入式系统开发、电子系统集成公司等。

在选择微电子科学与工程考研方向时，建议考生根据个人兴趣、职业规划和对各个方向的了解进行综合考量。

每个方向都有其独特的特点和发展前景，选择适合自己兴趣和职业规划的方向将有助于更好地深入研究和职业发展。

集成电路属于什么专业大类集成电路是现代电子技术中的重要组成部分，广泛应用于各个领域，如通信、计算机、嵌入式系统等。

那么，集成电路究竟属于哪个专业大类呢？本文将介绍集成电路所属的专业大类及其相关信息。

集成电路是电子工程的一个重要分支，其专业大类主要包括电子信息工程、微电子学以及集成电路设计与集成系统等。

1.电子信息工程电子信息工程是一个宽泛的学科门类，其涵盖范围较广。

它主要研究电磁场与电子器件、电子系统等相关知识。

其中涵盖了电子器件的设计、制造与应用，集成电路的设计与制造，以及电子系统的设计、优化与控制等内容。

因此，集成电路作为电子器件的一部分，属于电子信息工程专业大类的范畴之一。

2.微电子学微电子学是研究在芯片内部集成电路的原理和制造工艺的学科，它涵盖了对半导体材料、器件和微电子器件的研究与开发。

微电子学家主要关注的是芯片中的电子元器件、集成电路及其制造工艺，从而实现更小型化、高速化和高可靠性的电子设备。

因此，微电子学是集成电路的重要学科门类。

3.集成电路设计与集成系统集成电路设计与集成系统是一个更加专注于集成电路设计与应用的学科方向。

它主要研究如何设计和实现各种功能的集成电路，并将其应用于特定的系统中。

这个专业大类涵盖了集成电路的设计、测试、验证和应用等方面的知识。

集成电路设计与集成系统为学生提供了系统性的集成电路设计和应用的训练，使他们能够熟练掌握集成电路的设计方法和工程实践。

总结起来，集成电路属于电子信息工程、微电子学以及集成电路设计与集成系统等专业大类。

这些专业大类涵盖了集成电路的设计、制造、应用和系统集成等方面的知识。

学生在学习这些专业时将掌握集成电路的原理、设计方法和制造工艺，能够应用集成电路解决实际问题，并具备集成电路设计与应用的实践能力。

需要注意的是，集成电路作为一个高度专业化的学科领域，其中所涉及的技术和知识非常复杂。

学生在学习和研究集成电路时需要有扎实的数理基础和电子技术知识，并具备良好的实践能力和创新意识。

集成电路设计方法三、电路设计-SAR ADC李福乐清华大学微电子所提纲•引言•DAC设计–DAC类型–CDAC分段结构–CDAC电容失配与校准•比较器设计–比较器类型–比较器失调与噪声•SAR逻辑设计–同步逻辑–异步逻辑•实验SAR ADC Principle •以D/A来实现A/D, 逐次逼近•需要N次D/A和比较实现1次N位A/D转换•精度主要由DAC决定•无运放，低电压、低功耗•深亚微米CMOS工艺下很有发展潜艺下很有发展潜力的结构•超低功耗，高速转换是研究热点–异步时序控制可实现性能8~16 bitTime‐interleavedxk~ x00M S/s9‐b, 50MS/s, 65fJ/conv.9‐b, 40MS/s, 54fJ/conv.10‐ 10MS/s, 11fJ/conv.0b,0MS/s,fJ/conv.No Time‐interleaved!SAR的功耗优势实际上在中低分辨率上异步SAR结构主要N i t 的速度已逼近Pipeline结构Nyquist结构ADC的比较Ref: Shuo‐Wei Michael Chen. JSSC 2006.12提纲•引言•DAC设计–DAC类型–CDAC分段结构–CDAC电容失配与校准•比较器设计–比较器类型–比较器失调与噪声•SAR逻辑设计–同步逻辑–异步逻辑•实验DAC topologies二进制电流型电压型电压改进型电流型R2R阻容混合型电荷型匹配好；低功耗单转差方案1单转差方案¾电荷型DAC特点：¾集成T/H 电路¾与输入相连的开关较多¾输入电容较大¾采用分段结构可减少电容数目¾电容大小是精度与面积功耗的权衡，可通过mento ‐carlo 仿真确定¾对高精度转换，输入开关键点底板采样关Ron 线性须保证bootstrap ！¾高位电容可采用单元温度码控制，以减小输入端毛刺，避免电荷泄漏；以及确保单调性¾高位电容可采用DEM 技术进一步提高精度¾版图关键点：t t¾DAC output整体电路Ref: 叶亚飞实践课汇报PPT一个8bit SAR ADC整体结构与信号关系顶板采样10提纲•引言•DAC设计–DAC类型–CDAC分段结构–CDAC电容失配与校准•比较器设计–比较器类型–比较器失调与噪声•SAR逻辑设计–同步逻辑–异步逻辑•实验典型的两段分段电容结构X dV u a C 2)11u C kC 幅度VR的阶跃，其对DAC输出Vo的改变量分别为其中：Lt C X +保持正确权重，确保ADC线性=LL u k k C ⋅−=2别为：确保ADC线性，必须有：(a C C k +L Lt k C 2由以上公式可见，要令输入kC结论：1ADC的增益误差只取决于总采样电容与接到参考的总电容之比，MSB段接地的Cd1或寄生不会改变增益误差；2MSB段增加Cd1=kCu Cd1Cd1kC段不参与输入采样，降低ADC输入电容，且不会导致增益误差C 这里：①和②点的权重误差：dV dV =(Lt C C +根据前面的线性化设计结果有：在实际设计中，通常有：LtC <<<<在实际设计中常有为电容上极板寄生电容值与电容本身值之比寄生电容设计考虑•LSB段的寄生Cp2带来权重误差，导致非线性S C2带来权重误差导致非线性–权重误差比例固定为β，因此降低LSB端位数L，可降低非线性–LSB段所用电容、Ca，采用上极板共接•的上下极板间寄生Cp3直接影响权重，导致非线Ca直接影响权重导致非线性–版图布线要特别注意最小化Cp3•MSB段的寄生Cp1不会带来非线性问题和ADC增益误差，但作为DAC时，会带来约Cp1/CMt的增益误差但作为时会带来约p/的增–MSB段所有电容，采用上极板共接，此为底板采样需要better?Which is•从噪声和匹配考虑，MSB段的电容不能太小从声和考虑可取–k>1•从优化电容面积考虑，可采用多段结构–对于中低分辨率ADC，优化面积和输入电容C优化面积和输入电容–对于失配，可采用校准技术提纲•引言•DAC设计–DAC类型–CDAC分段结构–CDAC电容失配与校准•比较器设计–比较器类型–比较器失调与噪声•SAR逻辑设计–同步逻辑–异步逻辑•实验由此可计算出元件匹配要求然后根()Nuu E E 221ασ≤由此可计算出元件匹配要求，然后根据工艺参数可确定元件尺度10%50%977%97.7%Ref: Anne Van Den Bosch, …, “An Accurate Statistical Yield Model for CMOS Current ‐Steering D/A Converters”, 2001电容取值：蒙特卡洛仿真法除了计算之外还可对除了计算之外，还可对SAR 结构建模，采用蒙特卡洛仿真法来设计电容尺度根据工艺厂商系统级模型提供的数据设定容值和失配Mento ‐Carlo 分析调整10u*10u: 0.11%若由噪声决定：满足要求？容值N10u*10u 的分析结果满足12bit 要求分段结构设计对于分段结构：1分段结构与CDAC 非线性）从匹配角度，分段结构不能降低电容值2）从噪声角度，分段结构也不能降低电容值3）分段结构可提高最小单元电容值，使其免受工单元电容值，使其免受艺最小尺度的限制4）若指标不受失配限制，分段结构可降低总电容值和ADC 输入电容（中低分辨率or 采用校准）Ref: Stefan Haenzsche, etc. “Modelling of Capacitor Mismatch and Non ‐Linearity Effects in …”, MIXDES 2010分段结构电容设计：可按照不分段的方法先设计Csample 值，而后截取高M 位为段选择合适的设计MSB 段，选择合适的Cu, k ，设计Ca 和LSB 段电容电容失配校准PrinciplelOffsetMeas.MeaslinearityMeasMeas.Ref: Y. Kuramochi, et, al. A 0.05‐mm2 110‐uW10‐b Self‐Calibrating Successive ApproximationADC Core in018um CMOS ASSC20070.18‐ CMOS,分段结构结合校准技术带来电容缩小Main DAC+CAL_DAC校准模式与转换模式Calibration Mode Conversion Model b d dRef: Y. Kuramochi, ASSC 2007非线性效应实际电容表达式：()()()⎥⎥⎦⎤⎢⎢⎣⎡−+−+=22101nom nom V V V V C V C αα电容电压系数致使电容值与输入电压有关，导致ADC 全局渐变的非线性，影响INL ；通常对12bit 以上分辨率的需要考虑电容电压系ADC ，需要考虑电容电压系数的影响差分结构不受1影响会好a1影响，会好一些MOM 电容？提纲•引言•DAC设计–DAC类型–CDAC分段结构–CDAC电容失配与校准•比较器设计–比较器类型–比较器失调与噪声•SAR逻辑设计–同步逻辑–异步逻辑•实验Requirements On Comparator?amp amp amp amp 1234•High Speed–Offset 不影响总体线性度，但考虑到Latch 尺寸小，但导致offset 分布扩大–前置放大器的带宽；Latch 的速度•Low offset–影体线性度但考虑到转换精度，以及latch 迟滞效应、噪声和分辨力，其前置放大器增益需足够放大器级数要根据延时、增益、功耗来权衡选择Ref: JOEYDOERNBERG 前置放大器的增益–Offset Cancellation•Low Noise–主要是第一级放大器DOERNBERG, JSSC 1989主要是第级放大器amp1(1/f, thermal noise)•Low kickback noise–Latch 设计要合理(for example: Cascode, cap at input)–(especially at latch on ‐to ‐off)时序设计控制(p y )•Low Power–比较器是构成SAR ADC 功耗的主要单元Trade ‐offM1M2M1采用交叉耦合构成负阻，用于提高增益：Av=gmi/(gm2‐gm1)W2>W1W2W1：放大器W2<W1：带迟滞效应的比较器缺点：有静态功耗！问题：如何优化Latch的速度？？？低功耗动态比较器预放大器增益~ 2，电流1mA PMOS 负载工作在线性区输出共模逼近VDD ，这样latch 比较时会更快速度快：<100ps for 65nm LL processp Ref: Chun C. Lee, A SAR ‐Assisted Two ‐Stage Pipeline ADC. JSSC 2011.4Latch 无静态功耗动态pre ‐amp + ，无静态功耗~100ps for 90nmRef: 17.7 ISSCC2007Ref: 12.4 ISSCC2008提纲•引言•DAC设计–DAC类型–CDAC分段结构–CDAC电容失配与校准•比较器设计–比较器类型–比较器失调与噪声•SAR逻辑设计–同步逻辑–异步逻辑•实验cancellationComparator offset calibration在preamp输出加入电流可以矫正offset，但同时引入寄生，会降低速度；yield冗余设计也是提高y的办法Ref: S. Park, et, al. A 4GS/s 4b flash ADCin 0.18um CMOS. ISSCC 2006通过衬偏效应来调整输入管VT，以此来校准offsetRef:Alpman, Erkan. A 7‐BIT 2.5GS/sec TIME‐INTERLEAVEDC‐2C SAR ADC FOR 60GHz MULTI‐BAND OFDM‐BASEDRECEIVERS. PHD ThesisComparator offset calibration在动态比较器中，通过调整输入差分对或差分对负载来校准offsetRef: Masaya Miyahara, etc. A Low ‐Noise Self ‐Calibrating Dynamic Comparator for high ‐speed ADCs或通过调整输出点的差a)调整输入分负载电容来校准offset可编程电容阵列差分对b))调整差分负载Ref: 13.5 ISSCC2007Ref: Chi ‐Hang Chan, etc. ASSCC 2011 9‐4Comparator noisepre ‐amp + Latch:静态p p 输入等效噪声可按照传统的放大器噪声分析方法来进行，即先各管产生的声在输先对各导通管产生的噪声在输出节点功率求和，然后再除以增益平方来求得输入等效噪声222222w +⎞⎛总输出噪声电流密度：()141312131211di di w di di di o +⎟⎟⎠⎜⎜⎝⋅+=di r di v 222211⋅=⋅⋅⋅=π总输出噪声电压：o o o no C g C r 422πtCLKΔV动态pre ‐amp ：增益和输出噪声与积分m tg 1=的增益：C A 时刻tTime ‐Domain noise analysis model基本RC 并联电路的时域噪声分析假设：①R 为无噪声电阻②in 为高斯分布噪声电路，其等效噪声电阻为Rn T 0时均值的高斯变量方差为③T=0时，vc 为0均值的高斯变量，方差为σ0那么，在时刻t 时，vc 仍为0均值高斯变量，且其方差为：dfR kT di nn42=()RCt RC t n t e e CR kTR 220221−−+−=σσt<<RC 的情况下，上式可简化为：f l l f 在情况式简化为Ref: Pierluigi Nuzzo, Noise Analysis ofLowz降低输入过驱动Vov1 z降低输入共模z延长有效积分时间tdLow noise dynamic comparator增加了：增加了：Co1, td, gm2gm1, td,A2第二级通过M6,M7向ti+, ti ‐放电，M1M2两级动态结构：在第一级增益不够高的情况下，增加第二级增益也能有效地降低噪声噪声Vni(σ)的对比（比对的两者具有相同的size ）21mV 066mV 延长了M1,M2饱和区工作时间td ；第一级差分电流通过M6,M7，带来第二级的电压增益A2增加第二级增益，也能有效地降低噪声2.1mV 0.66mV0.41mV0.2mV @ΔSTR=60psRef: Chi ‐Hang Chan, etc. ASSCC 2011 9‐4。

模拟集成电路课程设计跨导放大器学院：电信学院班级：微电子92组长：曾云霖（09053057）组员：黄雄（09053042）蒋仪（09053043）跨导放大器设计设计题目：基于所给的CMOS工艺设计一款跨导放大器。

跨导放大器的特点是具有非常大的输出阻抗，将输入电压转换成电流输出，相当于压控电流源。

该电路的设计同样需要包括偏置电压电流产生电路。

设计指标：设计指标：（供参考）性能参数测试条件参数指标负载电容30pF电源电压范围 2.5~5.5V静态电流VDD=3.6V，Temp=27℃<250μA输出摆幅输入共模电压VDD =3.6V，Temp=27℃VDD =3.6V，Temp=27℃0.6~1.2V0.1~1V开环增益（低频）VDD =3.6V，Temp=27℃1800~2200单位增益带宽VDD =3.6V，Temp=27℃>3MHz相位裕度VDD =3.6V，Temp=27℃>60°PSRR（低频）VDD =3.6V，Temp=27℃>65dB跨导（低频）VDD =3.6V，Temp=27℃(900~1100)μA /V 转换速率VDD =3.6V，Temp=27℃>3V/μs设计要求：1．确定设计指标（以上指标供参考，可以进行适当修改，但需说明原因）；2．根据设计指标，可以在参考电路结构基础上确定参数和改进设计，也可以查找文献采用其它结构的电路或创造新的电路结构进行设计；3．阅读模型文件，了解可以选用的器件类型与尺寸范围；4．手工设计：根据拟定的设计指标，初步确定满足指标的各元件的模型与参数：MOS：沟道长度与宽度，并联个数；电阻：宽度、长度、串并联个数；电容：宽度、长度、并联个数；三极管：并联个数。

5．采用全典型模型, 27℃，验证电路是否满足设计指标；6．设计偏置电路：a) 选定电路结构；b) 手工设计：确定各元件的模型与尺寸；c) 采用全典型模型，仿真验证偏置电流源的性能；7．将偏置电路和主体电路合在一起仿真，采用全典型模型，27℃，VDD=3.6V，要求电路达到“设计指标”要求，否则应对电路结构和参数进行修改与优化，直至满足要求（可能需要多次调整），并应包括以下内容：a) 一输入端固定为0.6V参考电压，另一输入端从0V上升到3.6V（电源电压）时的输出电压曲线与静态电流曲线，确定低频增益；以输出0.9V为输出参考电压，确定输入失调电压（直流扫描）；b) 一输入端固定为0.6V参考电压，另一输入端为信号输入，输出工作点为0.9V时的放大特性：增益、相位、带宽、相位裕量等（交流扫描，）；c) 输出工作点为0.9V时，PSRR对于频率（1Hz～100KHz）的特性曲线（交流扫描）电路参考图：原理图分析说明：根据题目说明和参考电路可知，跨导放大器（OTA）是一种电压输入、电流输出的放大器、放大倍数为跨导Gm。