当前位置：文档之家 › 多核Cache一致性

多核Cache一致性

  • 格式：ppt
  • 大小：267.50 KB
  • 文档页数：96

下载文档原格式

  / 96

合集下载

zynq cache问题的解决方法 linux

zynq cache问题的解决方法 linux

zynq cache问题的解决方法linuxZynq是Xilinx公司推出的一款全可编程SoC，它集成了FPGA和处理器核心，广泛应用于嵌入式系统开发。

在使用Zynq平台时，开发者可能会遇到Cache相关问题，影响系统的性能。

本文将针对Zynq Cache问题的解决方法进行探讨，主要基于Linux操作系统。

一、Zynq Cache简介Zynq SoC包含ARM Cortex-A9处理器核心，这些核心具有独立的L1 Cache（指令和数据），以及共享的L2 Cache。

Cache的主要作用是临时存储处理器频繁访问的数据和指令，以提高访问速度。

二、Zynq Cache问题及解决方法1.Cache一致性问题问题描述：当多个处理器核心或者处理器与FPGA之间访问同一内存地址时，可能会出现Cache一致性问题。

解决方法：（1）关闭处理器核心的L2 Cache：在Linux内核启动参数中添加“l2cache_disable=1”，以关闭L2 Cache。

（2）使用Cache一致性协议：如MOESI协议，确保多个Cache之间的一致性。

2.Cache性能问题问题描述：Cache命中率和带宽较低，导致系统性能下降。

解决方法：（1）优化程序代码：避免频繁访问大块内存，增加数据局部性。

（2）调整Cache策略：根据应用场景，调整Cache的替换策略和写入策略。

（3）增加Cache容量：在硬件设计阶段，可以考虑增加Cache容量以提高性能。

3.Cache错误问题问题描述：Cache出现错误，可能导致数据丢失或系统崩溃。

解决方法：（1）使用ECC（Error Correction Code）技术：对Cache进行错误检测和纠正。

（2）定期刷新Cache：定期将Cache中的数据写入内存，防止数据丢失。

（3）监控Cache错误计数器：通过查看Cache错误计数器，定位错误原因。

三、总结Zynq Cache问题在嵌入式系统开发中较为常见，了解其解决方法有助于提高系统性能和稳定性。

基于共享总线的多处理器cache一致性的硬件实现

基于共享总线的多处理器cache一致性的硬件实现

ｏｈ ｒｉ ｌｍｅ ｔ ｔ ｎ ｆｃ ｃ ｅｃ ｈ ｒｎ ｅ ａ ｄ ｔ ｅｒｐ ｒ ｒ ｎ ｅ Ｐ ｔｅ ｍｐ ｅ ｎ ａｉ ｓｏ ａ ｈ ｏ ｅｅ ｃ ｎ ｈ ｉ ｅ ｏ ｍａ ｃ ．Ｆ ＧＡ ｘ ｅ ｉ ｎ ｓｓ ｏ ｔ ａ ｉ ｂ ｓ ｓ ｏ ｐ ｕ ｉ ｃ ｎ ｅ ｓ ｒ ｏ ｆ ｅ ｐ ｒｍｅ ｔ ｈ ｗ ｔｔ ｓ ｕ ｎ ｏ ｎ ｔ ａ ｎ ｕ ｅ ｈ ｈ
的定义如下 ：
ａ ）Ｍ态。被寻址 的 ｃｃｅ 在 ｃｃ ｅ中， ｃｃｅ块与 内 ａｈ 块 ａｈ 但 ａｈ 存 中该 块相 比已被修改 。 ｂ ）Ｅ态。被寻址 的 ｃｃ ｅ 在 ｃｃｅ中， ａｈ 块 ａｈ 并且 该 ｃｃｅ块 ａｈ
Ｌ ｕ — ｉｏ，Ｚ ＩＪ ｎ ｘａ ＨＡＮＧ Ｓ ｅ ｇ ｂ ｎ ｈ ｎ — ｉ ｇ，Ｓ Ｎ Ｘｕ ｂ ｎ ＨＥ — ａ ｇ
（ ｖ ｔ ｎＭｉ ｏபைடு நூலகம் ｔ ｎｃ Ｃ ｎｅ，Ｎ ｒ ｗ ｓｒ ｏｙｅｈｉ ｌＵ ｉ ｒｉ ，Ｘ ’ ｎ７ ０ ７ Ａ ｉ ｉ ｃ ｅ ｃｏ ｉ ｅｔ ａｏ ｒ ｅｒ ｓ ｒ ｏｔ ｅｅｎＰ ｌ ｃ ｎ ａ ｎ ｅｓｙ ｉａ １ ０２，Ｃ ｉａ ｈ ｔ ｔ ｃ ｖ ｔ ｈｎ ）
ｔ ａ ｈｅ ｃ ｎｓｓｅ ｃ ｎ ｍｕｌｉｒ ｃ ｓ ｏｓ’ ｓ ｓｅ ｃ ｒｅ ｔｙ ａ ｆｉｉ ｎｌ ｈｅ ｃ ｃ ｏ ｉｔｎ ｙ ｉ ｔｐ ｏ ｅ ｓｒ ｙ ｔ ｍ ｏ ｒ ｃｌ ｎｄ ｅｆｃ ｅ ｔｙ、 Ｋ ｅ ｗｏ ｄｓ： ｓｓ ｏ ｐ； ｍｕｔｐｒ ｃ ｓ ｏ ｓ ｏ ｉｔｎ ｙ； ｃ ｐｙ ｂ ｃ ｙ ｒ ｂｕ ｎ ｏ ｌｉ ｏ ｅ ｓ ｒ ；ｃ ｎｓｓｅ ｃ ｏ —ａ ｋ
基 于 共 享总 线 的 多处 理 器 ｃ ｃ ｅ一 致 性 的硬 件 实现 米 ａｈ

cache一致性协议实现的基本方法

cache一致性协议实现的基本方法

面已经谈到，随着处理机数目N 的增大、存储器容量的增加，所 需要目录的容量以N2 的数量级增加。在目录本身就很庞大的情 况下，还需要增加一位C/D 位，以指示该复本是否允许写。所以 这种目录结构所需要的空间较为庞大。针对这个问题，提出了 有限目录的方法。 2）有限目录 有限目录的基本思想是要解决全映射目录空间过大的问题。 其采用的手段就是对任意一个数据块在高速缓存中同时存在的 复本的数目加以一定的限制，这是基于处理机使用的局部性， 即多机系统解决问题时，短时间内可能只集中使用其中几台机 器，所以某一个数据块的复本只有部分处理机需要，因此只需 要记录这几台机器，而不需要记录所有处理机，目录所需空间 大大减少：记录处理机号码的所需空间呈Log2N 增长，总的空间 需求为O（N XLog2N）。 3）链式目录 链式目录是采用目录指针链来跟踪共享可写数据的复本；链 表既可以采用单链表，又可以采用双链表。对于共享数据块的 复本数没有限制。所占用的空间和可扩展性与有限目录近似。
（3）Write- inv：远程高速缓存在写命中时在总线上广播一个无 效命令 （4）Read-inv：远程高速缓存在写缺失时在总线上广播一个无 效命令 （5）Read-blk：从另外一个高速缓存中读出一份有效复本。 这两条属于一致性命令 3）写操作可能遇到的几种情况 （1）如果C1 为VALID，写C1 时，则写命中（Write hit） a. 如果内存单元所在的块在高速缓存中，则可以写高速缓存 命中。 b. 如果内存单元所在的块不在高速缓存中，则写缺失，将内 存单元所在块读入高速缓存，再进行写操作发P-Write 修改C1 内 容，修改内存，发Write-Inv 给所有高速缓存，使它们的状态变 为无效。同时使本地的高速缓存中数据块的状态变Reserved。 （2）如果C1 为Reserved，对C1 进行写操作时，则写命中。发PWrite 命令修改C1内容，不修改内存中的复本，C1 状态变为 Dirty （3）如果C1 为Dirty，写C1 时则写命中。发出P-Write 命令修

Cache一致性协议之MESI

Cache一致性协议之MESI

Cache⼀致性协议之MESI转⾃：处理器上有⼀套完整的协议，来保证Cache⼀致性。

⽐较经典的Cache⼀致性协议当属MESI协议，奔腾处理器有使⽤它，很多其他的处理器都是使⽤它的变种。

单核Cache中每个Cache line有2个标志：dirty和valid标志，它们很好的描述了Cache和Memory(内存)之间的数据关系(数据是否有效，数据是否被修改)，⽽在多核处理器中，多个核会共享⼀些数据，MESI协议就包含了描述共享的状态。

在MESI协议中，每个Cache line有4个状态，可⽤2个bit表⽰，它们分别是：状态描述M(Modified)这⾏数据有效，数据被修改了，和内存中的数据不⼀致，数据只存在于本Cache中。

E(Exclusive)这⾏数据有效，数据和内存中的数据⼀致，数据只存在于本Cache中。

S(Shared)这⾏数据有效，数据和内存中的数据⼀致，数据存在于很多Cache中。

I(Invalid)这⾏数据⽆效M(Modified)和E(Exclusive)状态的Cache line，数据是独有的，不同点在于M状态的数据是dirty的(和内存的不⼀致)，E状态的数据是clean的(和内存的⼀致)。

(Shared)状态的Cache line，数据和其他Core的Cache共享。

只有clean的数据才能被多个Cache共享。

I(Invalid)表⽰这个Cache line⽆效。

E状态⽰例如下：E状态只有Core 0访问变量x，它的Cache line状态为E(Exclusive)。

S状态⽰例如下：S状态3个Core都访问变量x，它们对应的Cache line为S(Shared)状态。

M状态和I状态⽰例如下：M状态和I状态Core 0修改了x的值之后，这个Cache line变成了M(Modified)状态，其他Core对应的Cache line变成了I(Invalid)状态。

在MESI协议中，每个Cache的Cache控制器不仅知道⾃⼰的读写操作，⽽且也监听(snoop)其它Cache的读写操作。

多核cache亲和性

多核cache亲和性

多核cache亲和性综述概述利用亲和性这种特性可以降低进程转移带来的性能损失，提高cache命中率，同时利用该特性可以充分利用片上所有的cache来加速串行程序的执行。

但要利用该特性需要操作系统调度程序的支持，同时要求有一定的硬件的支持。

经过研究，cache亲和性对单核多处理器的性能提升不大，但对于多核多处理器能带来很大的性能提升。

该文主要介绍了亲和性的定义，亲和性对性能的影响，最后怎样利用操作系统及硬件支持来充分利用该特性。

引言芯片多处理器（CMP）的已成为当今高性能的多处理器主要形式之一。

对影响性能的关键因素之一便是高速缓存的利用率。

传统的对于高速缓存，每个核心是有自己的私有L1高速缓存，并在同一芯片上所有核心共享的较大二级缓存。

为了提高缓存利用率，我们需要考虑在缓存中的数据重用，在所有核心上共享缓存缓存访问的争夺，和私有缓存间的连贯性缺失率。

亲和性定义：亲和性指进程在给定的cpu或cpu核上运行尽量长的时间而不被转移到别的处理器的倾向性。

在Linux里，内核进程调度器天生就具有软亲和性（soft affinity）的特性，这意味着进程通常不会在处理器或者内核之间频繁迁移。

这种情况是我们希望的，因为进程迁移的频率低意味着产生的负载小，具有更好的性能表现。

在对称多处理(SMP)上，操作系统的进程调度程序必须决定每个CPU上要运行哪些进程。

这带来两项挑战：调度程序必须充分利用所有处理器，避免当一个进程已就绪等待运行，却有一个CPU核心闲置一旁，这显然会降低效率。

然而一个进程一旦被安排在某个CPU核心上运行，进程调度程序也会将它安排在相同的CPU核心上运行。

这会使性能更好，因为将一个进程从一个处理器迁移到另一个处理器是要付出性能代价的。

一般进程会在相同的核或CPU上运行，只会在负载极不均衡的情况下从一个核移往另一个核。

这样可以最小化缓存区迁移效应，同时保证系统中处理器负载均衡。

亲和性程序性能的影响多核处理器的处理器与处理器之间的cache亲和力是通过观察缓存方面积累了一定的进程的状态，即数据或指令后才进行考察的。

适用于多核环境的混合Cache一致性协议

适用于多核环境的混合Cache一致性协议
目录协议 中采取 了 “ 以空间换取时间”的策略 】 ，由于
需要在高速缓冲 中为处理器 内核 中的 Ｃ ｃ ｅ ａｈ 数据 副本创建较
多的 目录项 ，占用了大量 的存储空间 ，因此在 目录较大时 ， 查询时延也较大 。
个处理器 内核 的私有 Ｃｃｅ ａ ，内核时刻监听总线 是否有请 求 ｈ 送达 ，所有处理器 内核 发出的请求 以广播方式发送到其他 处 理器 内核节点 ，共享总线保证所有处理器 内核 的数据请求串 行执行 。典型 的监听协议有 ＭＥ Ｉ Ｊ Ｓ 协议和 Ｍ ＳＦ Ｅ Ｉ 协议 。
３ 小容量 目录 Ｄ Ｃ ｃｅ － ａｈ
本文协议为克服监听协议无差别发送广播的缺 点，在系 统结构 中引入 了一个 目录 ｃｃｅ ａ ——ＤＣ ｃｅ —ａｈ 通过 ｈ —ａｈ ，ＤＣ ｃｅ 互联结构 和处理器 内核的私 有 Ｌ１ ａｈ 互联。带有 Ｄ Ｃ ｃ ｅ ｃｅ Ｃ — ａｈ
监听协议的优点是结构比较简单， 但因为总线是独占性 资源，当总线上互联的处理器内核节点较多时， 协议的效率 会急剧下降 。处理器内核的一致性数据请求事务都要无差 别地在总线上广播，并且所有监听到请求的 Ｃ ｃｅ ａｈ 控制器都 要查找 Ｃ ｃｅ ａｈ 中是否包含了请求数据 的副本 ，即使不包含远 程请求数据副本的 Ｃ ｃｅ ａｈ 也需要执行 查找操作 ，无谓地消耗
如是 ，进行下一步处理 。
（） 有请求 数据 的 目的 内核 将数据 副本 以点对 点方 式 ２含 发送给源请求 内核 ，并进行数据副本状态维护 。
（） ３ 目的内核向 Ｄ Ｃ ｃｅ发送确认 ，Ｄ— ａｈ 维护 目录。 — ａｈ Ｃｃｅ
状态 ；Ｃ ｒ—ｕ ｅ 为数据块 副本所在 内核编号 。 ｏｅｎ ｍｂ ｒ

多核处理器cache一致性

一．多核处理器cashe一致性 (2)二．基于无锁机制的事务存储 (3)1．事务的基本概念 (3)2．实现流程－design (4)3．缓存状态 (5)4．事务行为 (5)5. 回退机制 (6)三．TCC模型 (6)1．编程模型 (6)2．TCC系统 (7)四．ASTM (7)1．背景 (7)2．STM设计 (8)2.1. 急迫申请与懒惰申请 (8)2.2．元数据结构 (8)2.3. 间接引用对象 (8)3．基本ASTM设计 (9)五．参考文献 (10)一．多核处理器cache一致性由于后续章节要用到多处理器cashe一致性的协议，这里先简单阐述一下！维持多处理器cashe一致性的协议叫做cashe一致性协议。

而实现cashe一致性协议的关键就是要跟踪一个共享数据块的任何状态。

目前有两种协议，分别使用不同的技术来跟踪共享状态。

一种是基于目录的，一个物理内存中数据块的共享状态保存在一个位置，叫做目录。

另外一种就是snooping协议。

我们先来看看snooping协议的具体实现。

Snooping的做法是，每个cashe不仅保存着一份物理内存的拷贝，而且保存着数据块的共享状态的拷贝。

通过广播介质这些cashe可以被访问，所有的cashe控制器通过介质检测来决定自己是否拥有一份来自总线请求的数据块的拷贝。

目前多处理器普遍采用写无效协议来维持一致性的需求。

它的核心思想就是一个处理器在写数据之前必须确保它对该数据块的互斥访问。

如果一个读操作紧随一个写操作之后，由于写操作是互斥的，它在写之前必须对无效化所有该数据块在其它cashe上的拷贝，当读发生时，它获得一个读缺失而被迫去获取新的拷贝。

如果两个写操作试图对同一数据同时操作，那么只有一个获胜，获胜方使得其它处理器种的cashe拷贝无效化，其它操作要完成它的写操作必须先获得数据的新拷贝，也就是更新的数据的拷贝，因此写无效协议实际上实现了写的序列化。

实现写无效协议的关键是使用总线(bus)，或者其它的广播介质来执行无效操作。

cache一致性问题和解决方法

cache一致性问题和解决方法作者辽宁工程技术大学摘要高速缓冲存储器一致性问题是指高速缓冲存储器中的数据必须与内存中的数据保持同步(一致) 。

多核处理器将一个以上的计算内核集成在一个处理器中，通过多个核心的并行计算技术，增强处理器计算性能。

单片多处理器结构(CMP—ChipMultiprocessor)又是该领域中备受关注的问题。

本文简要论述了CMP的多级Cache存储结构，多级结构引起了Cache一致性问题，一致性协议的选取对CMP系统的性能有重要影响。

使用何种Cache一致性模型以及它的设计方案是本文重点研究的内容。

关键词：CMP；Cache一致性；存储器；协议；替换策略Cache consistency problem and solving methodAbstract Cache consistency refers to the data in the cache memory must be synchronized with the data in memory (the same).Multi·core processor was the integration of multiple computing cores on a single processoL which improved processor computing ability through the parallelcomputing Technology of multi-coreprocessors．Single chip multi-processorarchitecture(CMP-ChipMulfiprocessor)was hot spots in this area．The CMPmulti-level Cache storage structure was briefly discussed in this paper,which led to Cache coherence problem，the selection of consistency protocol had a major impact on the performance of the CMP system．The selection of model of theCache Coherence and methods of its design will have a significant impact ofoverall design and development of CMPKey words：CMP Cache; consistency; memory; protocol; replacement strategy1引言在过去的二十年中，计算机处理器设计工艺和处理器体系结构发展迅速，计算机也能够完成所赋予它的大部分任务。

多核处理器及其Cache一致性机制


由于 指令 级 并 行需 要 的硬 件 资源 最 少 ， 处理 器 微体 系结 构 中 ， 早 在 最 出现 的并 行技 术就 是指 令级 并行 ， 而实 现指 令级 并行 通 常采用 的是 Ｖ Ｉ （ ＬＷ 超 长指令 字 ） 技术 和Ｓ ｐｒ ｓａａ（ 标量 ） ｕ ｅ— ｃｌｒ超 技术 。 Ｖ ｕｗ ： 处理 器在 处理 一 个 长指令 字 中赋 予编 译程 序 控制 所有 功能 单元
多 核处 理 器 结 构不 仅 有 性 能潜 力 大 、 成度 高 、 集 并行 度 高 、 结构 简 单
指令 ， 以获 得 并 行性 。 ２线程 级 并行 ．
和设计验证方便等诸多优势 ， 而且它还能继承传统单核处理器研究 中的某些 成果， 例如 同时 多线 程 、 低 功 耗等 。 减压 但多 核 处理 器 毕竟 是 一种 新 的结 构给多 核处理器 的未来提出了挑战。
１前 言 ．
自从计算机诞生 以来 ， 推动处理器高速发展的动力主要来源于两个方
面 ： 电子 技术 的 巨大 进 步 和处 理 器体 系 结 构 的演 化和 发 展 ， 微 而这 两 个 动力 则促成 了多 核处理 器 技 术 的 出现和 发展 。 多 内 核是 在 一 个 处理 器 中集 成两 个 或 多 个 完整 计 算 引擎 ， 内核 。 即 而 多核处 理器 则是 将 多个 功能 完全 的 核心 集成 在 同一个 芯 片上 ， 个芯 片作 为 整
的能力 ， 使得被编译的程序能够精确地调度在何处执行每个操作、 每个寄存 器存储器读写和每个转移操作 。 Ｓ ｐ ｒ ｓａａ ： ｕ ｅ — ｃｌｒ 由于各个指令之间可能用到不同的数据单元， 所以通过 次发射多个指令来获取指令级的并行。 此技术 ， 主要是依靠运行时的复杂 硬件 逻 辑 ， 打乱 指令 的执 行 顺序 ， 发射 阶段 同时 发射 多个 使 用不 同资 源 的 在

多核处理器cache一致性技术综述

多核处理器cache一致性技术综述摘要：本文介绍了实现多核处理器cache一致性的基本实现技术，并分析了其存在的问题。

根据存在的问题，介绍了几种最新的解决方案。

关键词：cache 一致性监听协议目录协议性能能耗1 基本实现技术：实现cache一致性的关键在于跟踪所有共享数据块的状态。

目前广泛采用的有以下2种协议，它们分别使用不同的技术跟踪共享数据：1.监听协议( Snooping)处理器在私有的缓存中保存共享数据的复本。

同时处理器对总线进行监听，如果总线上的请求与自己相关，则进行处理，否则忽略总线请求信号。

2.目录式(Directory based)使用目录来存放各节点cache中共享数据的信息，把cache一致性请求只发给存放有相应数据块的节点，从而支持cache的一致性。

下面分别就监听协议和目录协议做简单的介绍：1.1 监听协议监听协议通过总线监听机制实现cache和共享内存之间的数据一致性。

因为其可以通过内存的总线来查询cache的状态。

所以监听协议是目前多核处理器主要采用的一致性技术。

监听协议有两种。

一种称为写无效协议(write invalidate protocol) ，它在处理器写数据块之前通过总线广播使其它该数据的共享复本(主要存储在其它处理器的私有缓存中)变为无效，以保证该处理器能独占访问数据块，实现一致性。

另一种称为写更新(write update) ，它在处理器写入数据块时更新该数据块所有的副本。

因为在基于总线的多核处理器中总线和内存带宽是最紧张的资源，而写无效协议不会给总线和内存带来太大的压力，所以目前处理器实现主要都是应用写无效协议。

读请求：如果处理器在私有缓存中找到数据块，则读取数据块。

如果没有找到数据块，它向总线广播读缺失请求。

其它处理器监听到读缺失请求，则检查对应地址数据块状态：无效状态下，向总线发读缺失，总线向内存请求数据块；共享状态下，直接把数据发送给请求处理器；独占状态下，远端处理器节点把数据回写，状态改为共享，并将数据块发送给请求处理器。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
x’ ……
x’
core1
x’
core2
……
x’
core3
I表示无效
4.写无效的问题 主要开销在两个方面： （1）作废各Cache副本的开销； （2）由作废引起缺失造成的开销，即处理 机需要访问已经作废的数据时将引起Cache的 缺失。
后果： 如果一个Core经常对某个块连续写，且Core 间对共享块的竞争较小，这时写无效策略维护 一致性的开销是很小的。如发生严重竞争，即 Core之间对某个地址的共享数据竞争，将产生 较多的作废，引起更多的作废缺失。结果是共 享数据在各Cache间倒来倒去，产生颠簸现象， 当缓存块比较大时，这种颠簸现象更为严重。
5. Write-Once一致性协议状态转移表
current command state P-Read P-Write 有效 有效 next state status action
P-Write
保留
必是局部进行， 有效 Read-hit 不影响有效状态 第一次写命中，用 保留 Write-hit 写通过法。同时修 改本地和主存副本 并广播Write-inv 使所有副本失效 第二次写命中，用 重写 Write-hit 写回法。但不修改 主存的副本
5. 写更新的问题 由于更新时，所有的副本均需要更新，开 销很大。
1.1 Cache Coherence问题 1.2 监听总线协议
1.2.1 写一次协议
1.3 基于目录的Cache一致性协议 1.4 三种Cache一致性策略
1.2 监听总线协议(Snoopy protocol)
通过总线监听机制实现Cache和共享存储 器之间的一致性。 适用性分析： 适用于具有广播能力的总线结构多Core系 统，允许每个Core监听其它Core的存储器访 问情况。 只适用于小规模的多Core系统。
（4）如果C1为Invalid，C2，C3没有东西， 这时memory中有这个地址的数据副本，从 memory中读取该副本到C1，再把要写的内容 写入C1，这时C1和memory内容不一致，把 C1的状态变为Dirty。 （5）如果C1为Invalid，C2为Dirty，这时 memory中内容和C2中的内容不一致，把 C2→C1，再把要写的内容写入C1， C1→Dirty，发Read-inv使其它所有Cache的副 本变成无效状态。
（续表）
current command state P-Write 重写 next state status action 第二次以后更多的 重写 Write-hit 写命中，用写回法。 无状态改变。 写缺失时，则从主存 保留 Write-miss 或远程Cache送来副本 。并广播Read-inv 使所有其它副本无效。
1.1.3 两种设计Cache一致性协议策略
1.写无效（write invalidate） 任一core写它的私有Cache时，它都使所有 其它的Cache中的副本失效。 对Write-through，它也更新memory中的副 本（最终是一个Cache中的副本和memory中的 副本是有效的）。 对Write-back，它使memory中的副本也失 效（最终只有一个Cache中的副本是有效的）。
x
C2
C1
x
x
C3
x
core1
valid
core2
core3
C1中的副本和memory中一致
memory
x’
C2
C1 x’
I
C3
I
core1
Reserved
core2
core3
Invalid
C1中的副本和memory中一致，都正确
memory
x’
C2
C1 x’’
I
C3
I
core1
Dirty
x …… 总线 x P1 x P2 …… x P3 Cache 核 共享存储器
下图表示core1进行写无效操作后的情形。 写通过：
x’ ……
x’
core1
I
core2
……
I
core3
I表示无效
写回：
I ……
x’
core1
I
core2
……
I
core3
I表示无效
下图表示core1进行写更新操作后的情形 （写通过）。
（6）如果C1为Invalid，C2为Reserved，这 时memory中的内容和C2内容一致，把 C2→C1，再把要写的内容写入C1，这时C1 与memory内容不一致，使C1→Dirty，发 memory C1→Dirty Read-inv使其它所有Cache的副本变成无效状 态。
C1的三种状态的图示: memory
（3）重写（dirty state）：Cache副本不止 一次被修改过，由于不再采用写通过方法， 所以这个Cache副本是唯一的副本。与存储 器和其它的Cache副本都不一致。主存储器 中的副本也是无效的。 （4）无效（invalid state）与存储器或其它 的Cache副本不一致，或在Cache中找不到。
3. I/O操作（绕过Cache的I/O操作）
core1 x core2 x core1 c1 x core2 c2 x 总线 x’ x 存储器 I/O 存储器 x’ 输入 x 存储器 x 输出 core1 x’ core2 x
写通过
写回
上图中： 中间图为：当I/O处理机将一个新的数据x’ 写入主存储器时，绕过采用写通过策略的 cache，则C1和共享存储器之间产生了不一 致。 右图为：直接从主存储器输出数据时（绕 过Cache），与采用写回策略的高速缓存产 生不一致性。
P-Write
无效
（续表）
current command state P-Read 无效 next state status action 读缺失时,如远程Cache 有效 Read-miss 中没有重写副本，则主 存中一定有一份正确的 副本，供给发请求的 Cache。如远程的Cache 有重写的副本，则它禁 止主存操作，并将副本 发给请求的Cache，两种 情况均使发请求的Cache 得到的副本为有效。
1.1 Cache Coherence问题
1.1.1 Cache Coherence问题的提出
在多核和多处理器系统中，多个Cache对 应的copy内容应该一致，如下图：
这几个copy 应该一致
Memory
Cache …… core core core
Cache
Cache
1.1.2 多个Cache不一致的原因
1.共享可写数据的不一致性（sharing of writable data）
核 Cache core1 x core2 x core1 x’ core2 x core1 x’ core2 x
shared memory
x
x’
x
更新前
写通过
写回
2.进程迁移的不一致性
核 Cache core1 x core2 core1 x core2 x’ core1 x’ core2 x
2.写更新（write update） 任一处理器写它的私有Cache时，它都立即 更新所有其它的Cache中的副本。 对Write-through，它也更新主存储器中的副 本。 对Write-back，对存储器中副本的更新延迟 到这个Cache被置换的时刻。
3. 示意图 下图表示数据块x在共享存储器和三个核的 Cache中的副本一致的情形。
写的情况： （1）如果C1为Valid，写C1，则Write hit， 发P-write修改C1内容，修改memory，发 Write-inv(4)给所有Cache，C1变成Reserved状 态。 （2）如果C1为Reserved，写C1，则Write hit， 发P-write修改C1内容，不修改memory，C1状 态变为Dirty。 （3）如果C1为Dirty，写C1，则Write hit， 发P-write修改C1内容，不修改memory，状态 仍为Dirty。
1.2.1 写一次(write-once)协议
写无效监听一致性协议，将写通过和写回 策略结合。 为了减少总线流量，高速缓存块的第一次 写用写通过方法，产生一份正确的主存储器 副本，并使其它的Cache中的副本无效，之 后就采用写回方法更新Cache与主存储器。
1. 一致性协议的内容 一致性协议包括： （1）Cache可能出现的状态集合 （2）共享主存的状态 （3）为维护一致性而引起的状态转换。
多核、多处理机体系结构中的 Cache 一致性
1.1 Cache Coherence问题
1.1.1 Cache Coherence的提出 1.1.2 多个Cache不一致的原因 1.1.3 两种设计Cache一致性协议策略
1.2 监听总线协议 1.3 基于目录的Cache一致性协议 1.4 三种Cache一致性策略
（5）如果C1为Invalid，C2为Dirty，则读C1 时Read miss，这时只有C2中的内容是正确的， 要发Read-blk信号把副本从C2读到C1，同时 修改memory，把C1，C2都改为Valid（程序 状态转移图中P-Read(2)使C1→Valid，Readblk(3)使C2 →Valid）。 （6）如果C1为Invalid，C2为Reserved，则 读C1时Read miss，这时发Read-blk信号把 C2→C1，C1，C2都改为Valid，其中Readblk(3)负责把C2由Reserved→Valid，P-Read(2) 负责把C1由Invalid→Valid。
6. 一个具体的例子 如下图的系统：
Memory C1 C2 C3
Core1
Core2
Core3
读的情况： （1）如果C1为Valid，读C1，则Read hit， 状态不变。 （2）如果C1为Reserved，读C1，则Reaห้องสมุดไป่ตู้ hit， 状态不变。 （3）如果C1为Dirty，读C1，则Read hit， 状态不变。 （4）如果C1为Invalid，C2和C3没有东西， 则读C1时Read miss，这时只有memory中有正 确的副本，把它取到C1，C1改为Valid（PRead负责实现状态的改变）。