下载文档原格式
1.如果外设要求的通道实际流量十分接近货等于通道具有的最大流量解：1.增大通道最大流量2.动态改变设备优先级3.增加一定数量的缓存器，尤其是优先级比较低的设备2.RISC处理器的关键技术有哪几种？解：1.延时转移技术2.指令取消技术3.重叠寄存器窗口技术4.指令流调整技术3.向量的处理方式有哪三种？各有何特点？解：1.横向处理方式。
向量计算是按行的行从左至右横向地进行。
2.纵向处理方式。
向量计算是按列的方式自上而下地进行。
3.纵横处理方式。
横向处理和纵向处理相结合的方式。
4.列出互连网络中四种寻径方式？并指出他们各自优缺点？解：线路交换：传递信息时必须频繁建立从源节点到目的节点的物理通路，开销很大。
存储转发寻径：包缓冲区大，不利于VLSI的视线，时延大，与节点的距离成正比。
虚拟直通寻径：没有必要等到整个小心全部缓冲后在做路由选择，只要接受到用作寻址的消息头部即可判断，通信时延与节点数无关，同样不利于vlsi 的实现。
虫蚀寻径：每个节点的缓冲区小，易于VLSI的实现，较低的网络传输时延，通道共享性好，利用率高，易于实现选播和广播通信方式。
动态就是想把乘法做完，只要能做加法，就做加法！1.2.3.4.5是任务a1*b1--a5*b5.整个处理过程为17个时钟周期，进行了9次不同运算，TP=9/17t,这些运算串行处理所需要的时钟周期为31个时钟周期，S=31/17=1.82. Y=31/(17*5)=36.5.5.设计一台计算机应有哪五类基本指令？解：输入输出类指令数据传送类指令算数运算与逻辑运算类指令程序控制类指令控制管理机器类指令6.设计一个计算机系统时，确定数据表示的原则主要有哪几个？解：1.缩短程序的运行时间2.减少CPU与主存之间的通信量3.这种数据表示的通用性和利用率7.在多处理机系统中，Cache一致性问题由什么引起，主要采用哪两种方法解决？解：Cache一致性问题主要由共享可写的数据，进程迁移，I/O传输等原因产生。
cache 的mesi协议摘要：1.什么是Cache？2.Cache 的一致性问题和解决方案3.MESI 协议的提出4.MESI 协议的工作原理5.MESI 协议的优点和局限性6.总结正文：1.什么是Cache？Cache 是一种存储器，用于存储最近访问的数据。
在计算机系统中，Cache 位于处理器和主存储器之间，其作用是缓存主存储器中的数据，以便处理器能够更快地访问数据。
2.Cache 的一致性问题和解决方案当多个处理器同时访问Cache 时，可能会出现一致性问题。
为了解决这个问题，人们提出了多种一致性协议，其中最常用的是MESI 协议。
3.MESI 协议的提出MESI 协议是由加州大学伯克利分校的计算机科学家们提出的。
它是一种基于监听的总线协议，旨在解决Cache 一致性问题。
4.MESI 协议的工作原理MESI 协议根据数据的修改情况将Cache 分为四种状态：M（Modified）、E（Exclusive）、S（Shared）和I（Invalid）。
当处理器修改Cache 中的数据时，它将数据的状态设置为M。
当其他处理器请求访问该数据时，它将检查数据的状态，如果数据的状态为M，则处理器会拒绝访问；如果数据的状态为E，则处理器会允许访问；如果数据的状态为S，则处理器会共享数据；如果数据的状态为I，则处理器会重新加载数据。
5.MESI 协议的优点和局限性MESI 协议的优点是简单、高效，能够解决Cache 一致性问题。
然而，MESI 协议也有一些局限性，例如，它要求处理器能够区分不同状态的数据，这可能会增加处理器的复杂性。
6.总结MESI 协议是一种基于监听的总线协议，用于解决Cache 一致性问题。
它根据数据的修改情况将Cache 分为四种状态，并规定了不同状态下的处理器行为。
MESIMOESI协议Cache的写策略1. Write through（写通）每次CPU修改了cache中的内容，Cache⽴即更新内存的内容2. Write back（写回）内核修改cache的内容后，cache并不会⽴即更新内存中的内容，⽽是等到这个cache line 因为某种原因需要从cache中移除时，cache才会更新内存中的内容。
Write through（写通）由于有⼤量的访问内存的操作，效率太低，⼤多数处理器都使⽤Writeback（写回）策略。
Cache如何知道这⾏有没有被修改？需要⼀个标志-dirty标志。
Dirty标志为1，表⽰cache 的内容被修改，和内存的内容不⼀致，当该cache line被移除时，数据需要被更新到内存，dirty标志位0（称为clean），表⽰cache的内容和内存的内容⼀致。
有dirty标志的cache结构：程序cache不会被修改，不需要dirty标志，数据cache需要dirty标志。
Cache⼀致性1. ⼀致性问题的产⽣-信息不对称导致的问题在多核处理器中，内存中有⼀个数据x，值为3，被缓存到core0和core1中，如果core0将x 修改为5，⽽core1不知道x被修改，还在使⽤旧事，就会导致程序出错，这就是cache的不⼀致。
2. Cache⼀致性的底层操作为了保证cache的⼀致性，处理器提供了两个保证cache⼀致性的底层操作：Writeinvalidate和Write update。
Write invalidate（置⽆效）：当⼀个内核修改了⼀份数据，其他内核上如果有这份数据的复制，就置成⽆效。
Write update（写更新）：当⼀个内核修改了⼀份数据，其他地⽅如果有这份数据的复制，就都更新到最新值。
Cache⼀致性协议MESIMESI协议是⼀种采⽤写–⽆效⽅式的监听协议。
它要求每个cache⾏有两个状态位，⽤于描述该⾏当前是处于修改态（M）、专有态（E）、共享态（S）或者⽆效态（I）中的哪种状态，从⽽决定它的读/写操作⾏为。
并行机紧耦合松耦合系统原理构成以及存储体系结构姓名：________________________班级：________________________学号：________________________并行机紧耦合松耦合系统原理构成以及存储体系结构摘要计算机发展的趋势是越来越先进，越来越高级。
从数据处理、信息处理到知识处理，最终到智能处理，每前进一步，都要求增强计算机系统的处理能力。
计算机发展的历史表明：为了达到高性能，除了必须提高元器件的速度外，系统结构的改进是另一种重要途径，特别是当元器件的速度达到极限时，改进系统结构就成为问题的焦点。
对此，了解紧耦合松耦合系统原理构成以及存储体系结构十分重要。
AbstractTrends in computer development is more advanced, more and more advanced. From the data processing, information processing to knowledge processing, eventually to the intelligent processing. Every step, require enhanced processing capabilities of the computer system .The history of computer development shows that in order to achieve high performance,in addition to the need to improve the speed of external components. Improved system architecture is another important way. In particular, when the speed limit is reached components.Improved system architecture has become the crux of the problem. Therefore，learn tightly coupled and loosely coupled systems theory constitutes storage architecture is very important.关键字：紧耦合；松耦合；存储体系；Cache一致性一．多处理机系统多处理机系统是由多台处理器组成的计算机系统。
cache一致性问题和解决方法作者辽宁工程技术大学摘要高速缓冲存储器一致性问题是指高速缓冲存储器中的数据必须与内存中的数据保持同步(一致) 。
多核处理器将一个以上的计算内核集成在一个处理器中，通过多个核心的并行计算技术，增强处理器计算性能。
单片多处理器结构(CMP—ChipMultiprocessor)又是该领域中备受关注的问题。
本文简要论述了CMP的多级Cache存储结构，多级结构引起了Cache一致性问题，一致性协议的选取对CMP系统的性能有重要影响。
使用何种Cache一致性模型以及它的设计方案是本文重点研究的内容。
关键词：CMP；Cache一致性；存储器；协议；替换策略Cache consistency problem and solving methodAbstract Cache consistency refers to the data in the cache memory must be synchronized with the data in memory (the same).Multi·core processor was the integration of multiple computing cores on a single processoL which improved processor computing ability through the parallelcomputing Technology of multi-coreprocessors．Single chip multi-processorarchitecture(CMP-ChipMulfiprocessor)was hot spots in this area．The CMPmulti-level Cache storage structure was briefly discussed in this paper,which led to Cache coherence problem，the selection of consistency protocol had a major impact on the performance of the CMP system．The selection of model of theCache Coherence and methods of its design will have a significant impact ofoverall design and development of CMPKey words：CMP Cache; consistency; memory; protocol; replacement strategy1引言在过去的二十年中，计算机处理器设计工艺和处理器体系结构发展迅速，计算机也能够完成所赋予它的大部分任务。
