下载文档原格式
高速PCB设计中终端匹配电阻的放置胡为东1（西安电子科技大学电子工程学院西安 710071）摘要：本文简要的总结了在高速数字设计中串联终端匹配和并联终端匹配的优缺点，并对这两种匹配方式的终端匹配电阻处于不同位置时的匹配效果做了相应的仿真和深入的分析，得出了串联终端匹配电阻对位置的要求没有终端匹配电阻严格这一结论，给出了一些关于终端匹配电阻摆放位置的建议。
为在PCB设计中如何放置终端匹配电阻提供了理论和实践上的指导。
关键词：并联终端匹配串联终端匹配放置Termination Placement in High-SpeedPCB DesignHU Wei-dong(Electronic Engineering of Xidian University . Xi’an 710071)Abstract: This paper gives the advantages and disadvantages of the parallel and series termination in high-speed digital design. Proper simulation and deep analysis are done as terminations are located in different points. A conclusion is got that series terminated circuits are much less affected by placement compromises than parallel terminated circuits , and some suggestions are made on where termination should be located. A theoretic and practical direction is given on how to place the termination in high-speed PCB design.key words: Parallel Termination Series Termination Placement1胡为东，男，1979年11月出生，西安电子科技大学硕士研究生。
第15章HyperLynx布线前仿真HyperLynx是高速仿真工具。
用HyperLynx的LineSim做布线前仿真,可以及早地预测和消除信号完整性问题，从而有效地约束布局、计划叠层、并在电路板布局之前优化时钟、关键信号拓扑和终端负载。
15.1 LineSim进行仿真工作的基本方法许多PCB板的设计，虽然在设计的初始阶段就设计出了一系列的技术措施，来保证可以按照要求完成PCB设计任务。
然而实际往往设计过程中不能达到其要求。
使用LineSim这个布线前仿真工具，可以在PCB设计的初期，将考虑到的PCB板布线、布局方案进行仿真，再根据仿真的结果，适当调整布局、布线策略，使得实际的布板更加合理。
由于普通的PCB电路图设计工具，不包括进行信号完整性、交叉干扰、电磁屏蔽仿真的各种信号的物理信息。
比如，一个时钟网络在PCB原理图上只不过是几条从驱动器到接收器之间的若干条线而已。
然而这些线的属性直接影响到一系列的信号完整性问题。
比如这根线是单一的一根线还是组线，是在PCB外层布线还是在内层布线，这些都是影响纤毫完整性的重要因素。
LineSim对这些问题都能给与解决。
LineSim仿真的具体方法如下：(1)启动运行HyperLynx软件，新建一个LineSim原理图；(2)激活原本为暗色的传输线，输入传输线的各种参数；(3)激活输出端和接收端的IC 元器件，并为IC器件选择仿真模型；(4)激活无源器件，并输入具体参数值；(5)打开仿真示波器窗口；(6)为即将进行仿真设置参数；(7)运行仿真，在LineSim中设置探针；(8)观察仿真结果，并测试时序和电压；(9)将仿真结果以不同的形式输出。
15.2 进入信号完整性原理图在LineSim的原理图中包含两种格式，一种是自由格式原理图（Free-Form），另一种是基于单元原理图（Cell-Based）。
第15章 HyperLynx 布线前仿真306 15.2.1 自由格式原理图打开HyperLynx Simulation Software ，其工作界面如图15-1所示。
HyperLynx入门指南HK +852-******** SZ 755-88859921 SH 21-51087906 BJ 10-51665105目录使用叠层编辑器进行阻抗计算使用LineSim进行布线前仿真LineSim串扰分析BoardSim的交互式仿真BoardSim端接向导BoardSim串扰分析BoardSim板级分析BoardSim差分和GHz仿真直观的IBIS编辑器建立一个Databook模型HK +852-******** SZ 755-8885 9921 SH 21-5108 7906 BJ 10-5166 5105使用叠层编辑器进行阻抗计算在BoardSim和 LineSim中均包括一个功能强大的叠层编辑器，使用它可以很简单地对您的PCB进行叠层设计和修改，以及对每个信号层进行特性阻抗的计算，以便您对信号反射和信号完整性的控制。
特性阻抗传输线和负载阻抗的匹配，以及选择合适的端接器件的值对信号完整性是很重要的。
BoardSim和LineSim的叠层编辑器正是对其控制的开始。
首先请记住特性阻抗Z0的计算等式：Z0 = √(L/C)增大电容可以通过一下方式：加宽走线减小信号层和参考层的距离增加介电常数这样就使等式的分母变大，也就降低的特性阻抗Z0。
当然，减小电容就使Z0增大。
而反射系数的计算等式如下：HK +852-******** SZ 755-8885 9921 SH 21-5108 7906 BJ 10-5166 5105Refl. % = (ZL - Z0) / (ZL + Z0)当我们进行PCB设计时，对那些驱动端上升或下降时间小于等于5ns的单端信号线必须进行端接。
这个功能能够帮助我们选择合适的端接值，以便我们知道这个端接值ZL（例如：终端端接），以便我们可以控制信号反射和信号完整性，或者为了达到理想的目标特性阻抗值，调整优化我们的叠层结构。
建立一个新的LineSim原理图点击工具条上的图标“New LineSim Schematic ”，便可以建立一个新的LineSim原理图，或者通过菜单选择File -> New LineSim File…。
Mentor Graphics I/O Designer v2004.2 (电子EDA)I/O Designer 2004 Spac2 2005.6.1最新发布！这是I/O Designer 2004 第二版(spac2)，这是一款为现场可编程门阵列（FPGA）和印刷电路板的协作型芯片-板卡设计提供便利条件的新型解决方案。
作为Mentor公司不断努力支持电子公司充分运用PCB和FPGA技术的最新进步成果的一部分，这款独特的解决方案允许在将复杂FPGA 实施进入印刷电路板的流程中实现双向沟通和数据管理。
在产品个案研究中，通过协作管理FPGA和PCB设计，I/O Designer允许用户缩短印刷电路板线路总长度15%以上，从而可以减少布线层面，显著缩短设计时间，优化系统性能并降低产品制造成本。
I/O Designer 2004的EDA工具，可使迄今为止相互独立的印刷电路板设计和FPGA设计两个流程配合进行.最大特点是可按照印刷线路板图案设计者的要求改变FPGA外部端子的分配。
目标是提高设备的处理性能、削减生产成本以及缩短设计周期。
Mentro Graphics公司系统设计部副总裁兼总经理Henry Potts说：“作为业界唯一在PCB和FPGA设计领域都掌握专门技术的EDA工具提供商，Mentor Graphics率先提供解决方案将以往各自分离的设计流程集成在一起。
I/O Designer允许PCB设计人员在设计流程中及早介入更多控制，确保整个系统设计团队能够发挥最大生产效率。
集成FPGA 和PCB设计流程已经不再仅仅是一种提高效能的重要方式――它已经成为确保系统性能和降低产品成本的必要条件。
”I/O Designer's graphical and spreadsheet based design environment集成式芯片-板卡设计I/O Designer解决方案是专为FPGA和PCB协作设计提供的，它在这两种独特的设计环境之间架起了桥梁，自动执行将当前高管脚数、高速度FPGA实施进入复杂印刷电路板所必需的各种流程。
Tutorial 使用说明书2002-5-20w ww.ed a365.co mTUTORIAL 使用说明书 1 第一章 LINESIM3 1.1 在L INE S IM 里时钟信号仿真的教学演示3 1.1.1使用 F ILE /O PEN L INE S IM F ILE 加载例题 "CLOCK.TLN"3 1.1.2 点击“S COPE /S IM MENU ”选择“R UN S COPE ”出现数字示波器。
3 1.1.3 采用终接负载的方法修正时钟网络4 1.1.4 采用IBIS 方法的系列终端仿真。
4 1.1.5 利用终端“W IZARD ”功能寻找最佳终接数值。
5 第二章 时钟网络的EMC 分析6 2.1 对是中网络进行EMC 分析6 第三章 LINESIM'S 的干扰、差分信号以及强制约束特性7 3.1 “受害者”和 “入侵者” 7 3.2如何定线间耦合。
7 3.3 运行仿真观察交出干扰现象8 3.4 增加线间距离减少交叉干扰（从8 MILS 到 12 MILS ） 8 3.5 减少绝缘层介电常数减少交叉干扰 8 3.6 使用差分线的例子（关于差分阻抗） 8 3.7 仿真差分线9 第四章 BOARDSIM104.1 快速分析整板的信号完整性和EMC 问题 10 4.2 检查报告文件：报告文件中使用搜索违反信号完整性的地方。
10 4.3 对于时钟网络详细的仿真 10 4.4 运行详细仿真步骤： 10 4.5 时钟网络CLK 的完整性仿真 11第五章 关于集成电路的MODELS 13 6.1 模型M ODELS 以及如何利用T ERMINATOR W IZARD 自动创建终接负载的方法 13 6.2 修改U3的模型设置（在EASY.MOD 库里CMOS,5V,FAST ） 13 6.3 选择模型（管脚道管脚）C HOOSING M ODELS I NTERACTIVELY （交互）, P IN -BY -P IN 13 6.4 搜寻模型（F INDING M ODELS (THE "M ODEL F INDER "S PREADSHEET ) 14 6.5 例子：一个没有终接的网络 14w ww.ed a365.co mHyperLynxHyperLynx 是高速仿真工具，包括信号完整性（signal-integrity ）、交叉干扰（crosstalk ）、电磁屏蔽仿真（EMC ）。
Win8新功能Hyper-v图文体验教程Hyper-v功能以前是存在于服务器的系统里的，在Win8时代微软将其加入了Windows8的系统中。
hyper-v功能对于急于尝试新泄露的ISO，又不想安装在实体机上的朋友来说是个不错的选择。
我简单的介绍一下使用方法，希望对大家能有所帮助。
Part 1.开启hyper-v功能hyper-v功能只存在于Windows 8专业版和企业版中，并且默认未开启。
当然开启的方法也很简单。
在桌面左下角单击右键选“程序和功能”，在弹出的页面中选择“启用或关闭Windows功能”。
在如下图所示的窗口中选中hyper-v，单击“确定”即可。
点击“确定”后，依据系统提示重新启动两次后，就可以在开始界面中看到hyper-v的链接了。
点击“hyper-v管理器”就可以打开hyper-v管理器的主界面，界面如下图所示。
Part 2.设置“虚拟交换机”hyper-v的虚拟机是可以访问主机的网络资源的，如果你不需要访问网络就可以跳过这个步骤。
从开始界面打开hyper-v管理器后，点击上图红框中所示的“虚拟交换机管理器”，开始创建虚拟交换机。
开启后，界面如下图所示。
这里以访问外网为例，依次点击“外部”-“创建虚拟交换机”，之后会自动跳转到下图所示页面。
在“外部网络”的下拉菜单中选择你可以访问外网的设备并点击“确定”。
之后会看到如下图所示的提示框，选择“是”即可。
到此，“虚拟交换机”就创建完毕了，接下来。
当然不是见证奇迹的时刻，而是创建虚拟机的时刻。
Part 3.创建“虚拟机”再次返回hyper-v主界面，开始创建虚拟机，依次点击如下图中所示的“新建”-“虚拟机”，开始虚拟机的创建过程。
如果之前有用过vb或vm，应该对下面的步骤不会很陌生。
第一步，“开始之前”会看到一个如下图介绍界面，点击“下一步”即可。
第二步，“指定名称和位置”在如下图中所示界面输入一个你喜欢的虚拟机名称。
如果想更改虚拟机存放位置，选中红框中的复选框，并选择一个自定义的路径即可。
HyperLynx V7.0中的新功能提要：z 新的叠层编辑器z 差分电阻快速终端Differential Resistor Quick Terminators z IBIS C_comp 校正z 改进的Visual IBIS 编辑器 z 将板导出到 ICXz 导出 LineSim 电路图到 BoardSim z 对LineSim 电路图的Copy/Cut/Paste 操作 z 在可用性方面的多项改进一）新的叠层编辑器 图1.1 新的叠层结构编辑器新的叠层结构编辑器中可以分为两个部分，电子表格区和图形区。
在表格区，可以将一个层面的数据拷贝到另一个层面上，在这里可以方便的了解印制板各个层的物理设置，并且可以进行逐层编辑。
图形区在这个区域有五个“标签”，它们分别是：¾Basic¾Dielectric¾Metal¾Z0 Planning¾Custom View1.1 Basic标签（图1.1）在这个界面进行叠层结构的基本设置，测量单位、材料类型等。
比如图1.2A中是设置某一层面的材料类型：金属还是介质；如果是金属层面，则在图1.2B中，继续设置该层面的属性：信号层（Signal）、平面层（Solid/Plane）、混合层（Split/Mixed）和电镀层（Plating）图1.2A 图1.2B 图1.2C1.2 Dielectric 标签（图1.2）在这里设置介质材料属性，包括选用的介质工艺特性（prepreg or core 聚酯胶片或堆芯见图1.2C）、传输线仿真损耗角（GHz功能设置），以及介电常数的测量频率。
见下图左下方的100MHz处。
图1.2 叠层结构编辑器中介质标签1.3 Metal 标签（图1.3）图1.3 叠层结构编辑器中金属材料设置标签在这里设置PCB板金属层面草料，如上图中除了铜，还可以选择银、金等金属材料。
此外在界面的左下部，还可以选择是否自动计算金属层周围介质层的电介质常数。
1.4 Z0 Planning标签（图1.4）1.4.1 单导线的阻抗计算在Zo Planning标签里可以根据导线的几何参数来计算它们的特性阻抗。
在这里需要提供的参数有：叠层厚度、介电常数、线宽。
叠层编辑器可以解算单导线和差分线的阻抗。
对于单导线，一旦叠层厚度、介电常数给定，导线宽度就是确定阻抗的主要参数，方法是：1. 点击电子表格区的 Planning 标签2. 在界面左下方的选择框中选择“ Singletrace”3. 点击需要计算阻抗的层面Zo单元，将原默认的阻抗值改成需要的数值4. 按下 Enter ，或者在另外一个单元处点击鼠标，则根据输入阻抗的要求，软件自动计算出需要的线宽。
图1.4 Zo Planning标签中单导线阻抗计算1.4.2 差分线阻抗的计算对于差分线对，可以根据需要选定计算差分线阻抗的主参数：i）线宽ii）线距iii）线宽和线距共同作用注：阻抗规划功能需要合适的Lic，否则不能进行左图定义了信号1层的差分线阻抗为100Ω、且确定导线宽度为20mil，则所需要的线距为10.1620 mil图1.5 根据线宽计算差分线的线距1.4.2.1 已知阻抗值、线宽，计算差分线线距（图1.5）1. 点击电子表格区的 Planning 标签2. 在界面左下方的 Plan for 选择框中选择“Differential pair”3. 在界面左下方的 Strategy 列表中选择解算条件：separation（线距）4. 点击需要计算阻抗的层面Zo单元，将原默认的阻抗值改成需要的数值（100Ω）5. 点击需要计算阻抗的层面Zo单元，将原默认的线宽值改成需要的数值（20mil）6. 按下 Enter或者在另外一个单元处点击鼠标，则根据输入阻抗的要求，软件自动计算出需要的线距。
1.4.2.2 已知阻抗值、分线线距，计算差分线线宽(图1.6)1. 点击电子表格区的 Planning 标签2. 在界面左下方的 Plan for 选择框中选择“Differential pair”3. 在界面左下方的 Strategy 列表中选择解算条件：width（线宽）4. 点击需要计算阻抗的层面Zo单元，将原默认的阻抗值改成需要的数值(100Ω)5. 点击需要计算阻抗的层面Zo单元，将原默认的线距值改成需要的数值（10.162mil）6. 按下 Enter或者在另外一个单元处点击鼠标，则根据输入阻抗的要求，软件自动计算出需要的线宽。
（20.011mil）见图1.6。
图1.6 根据要求的线距，计算差分线宽图1.7 根据要求的线距计算差分线线宽1.4.2.3 已知阻抗值同时计算差分线线距，线宽（图1.7）1. 点击电子表格区的Planning 标签2. 在界面左下方的 Planfor 选择框中选择“Differential pair”3. 在界面左下方的Strategy 列表中选择解算条件：both（两者兼有）4. 点击需要计算阻抗的层面Zo单元，将原默认的阻抗值改成需要的数值(100Ω)5. 在该层面阻抗值单元出现一个“View”按钮（图1.7），点击概按钮，出现一个两维的曲线(图1.8)，其横坐标是线图1.8 确定阻抗下，线宽、线距的2维曲线图距，纵坐标是线宽。
可以根据这个曲线来确定实际的线宽和线距。
在图1.8中点击鼠标右键，在弹出的菜单中（图1.9），可以对曲线图进行拷贝、打印、放大、平移的操作图1.9 曲线界面的操作菜单1.5 Custom View标签选中这个标签，将显示前面四个标签中所有的列参数。
二）差分电阻快速终端BoardSim 现在支持差分电阻快速终端负载（differential resistor Quick Terminators ）并且终端负载向导可以提出优化的快速终端负载值。
以前这个功能只用于差分网络对，现在同样可以这样使用。
三）IBIS C_comp 校正对于 IBIS 模型, HyperLynx 现在可以正确的处理电容信息，包括驱动模型中 C_comp参数。
这个功能可以改善使用IBIS模型仿真的精度，尤其是对LVDS这类驱动器模型，效果明显。
四）改进的IBIS 模型编辑器编辑器有几个新的功能。
可以较为容易的对模型进行维护：IBISVisual1. 对于V-I 和 V-t 曲线，现在可以进行图形化编辑。
用于修正曲线上那些数据有错误的点。
2. IBIS 的 "I-V / V-t mismatch" 适配警告提示，用手工是难以消除的，现在的编辑器可以自动进行修正。
五）导出PCB板到 ICXBoardSim 能建立需要的文件在ICX中来仿真PCB板。
这个功能用于，可以将对一个目标进行仿真的所有设置（建立的模型、常数定义）完整的进行导出，以便在其它目标的仿真中使用。
六）导出LineSim 电路图到 BoardSim 的.HYP文件比如你有一个母板.HPY文件，但是你还没有计划好如何放置两个子板。
你可以先按照假设的位置做好子板，然后将它导出到.HYP文件。
最后在母板项目中将它们连接在一起进行仿真。
另一个例子是，使用LineSim做一个弯曲的电缆或连接器，将它们输出到.HYP文件中，然后在一个主板项目中包括这个文件，将它们连接在一起。
七）LineSim 编辑器的Copy/Cut/Paste 功能使用 LineSim 电路图编辑器，可以对电路图中的单元进行copy, cut, 以及 paste等操作。
还可以将它们拷贝到Windows的剪切板上，在新的电路图中将这些单元进行粘贴。
这个功能可以提高设计效率。
八）在可用性上的多种改进8.1 示波器（ Oscilloscope）示波器现在支持波形电压跟踪功能，使用测量十字线，可以精确测量曲线上一个点出的电压9示波器显示IC极限，你可以观察接收器 Vih/Vi 电压的极限值9示波器 CSV (comma-separated value) 的输出有改进，可以更加精确的看到FFT数值8.2 频谱分析(Spectrum Analyzer)9在频谱分析中，在指向最大的辐射点时，将出现提示工具（ToolTip），显示最大值和频率9频谱分析界面现在与示波器界面类似8.3 场解算器（Field Solver）9选择显示耦合区域；首先显示耦合最强的区域9场解算传输模型现在显示差模（differential (+-)）和共模（ common (++)）8.4 IC 模型9EBD 记录器（Writer）支持并联电阻、电容；高速过孔模型（L/C），无源网络，上/下拉电阻支持多重IC模型路径9加载大型IBIS文件速度有所提高9用直接的方法建立新的.QPL 文件 (qualified parts list)9像IC的管脚一样，现在支持连接器元件的前缀文字8.5 其它9LineSim 电路图编辑器支持多重“undo”和“redo”操作9当第一次打开一个BoardSim 文件时，所有的网络均被显示9对于大型印制板，具有了速度更快的平移和放大功能9文件菜单中增加了“最近打开的文件列表”功能九）关于有损传输线仿真器支持 W-element 传输线结构，它可以使得网络中信号沿非常陡峭的信号仿真、以及导线较长且线宽较窄的网络仿真精度得以提高。
十）改善的过孔仿真现在BoardSim中对于过孔模型的描述可以使用分布式过孔电感，集总以及分布电容参数来描述。
而以前对于过孔电容只能使用集总参数。
在过孔仿真中推荐使用下面的方法：自动方式：BoaardSim自动计算过孔参数。
它将产生过孔模型，这个模型包括过孔与导线输入/输出的几何结构（哪一层进，哪一层出），以及过孔的焊盘结构，包括在信号层和Plane层的结构（反焊盘），并且计算过孔的通孔与AC地之间的耦合、散射。
由用户给所有的焊盘提供L、C参数定制焊盘结构：对于每一个焊盘结构，既可以人工提供L、C参数，也可以使用Boarsim计算得到的参数，它以电子表格的方式给出，你可以进行修改。
十一）多bit激励源（Multi-bit Stimulus ）在示波器界面中，对于网络的激励信号可以选择多比特激励进行仿真，仿真结果用“eye diagram”格式显示。
如果在你的板子上一些网络的激励，必须使用符合特定通信标准的信号，这个功能就是非常有用的。
这种激励类型包括：Bit 时间间隔的长度Bit 结构循环抖动幅度抖动的分布呈高斯或均匀型组中跳过第一个bit间隔（ Skip first bit interval group）它支持下列bit样式：PRBS (pseudo-random bit sequence伪随机码), 用户定义8B/10B 编码特性用户定义bit结构，可以使用ASCII码文件建立，也可以使用示波器用图形方式定义使用用户定义的初始状态十二）眼图（Eye Diagrams）可以用“眼图”显示仿真结果的波形。
