下载文档原格式
5.31BUT门的可能定义是：“如果A1和B1为1，但A2或B2为0，则Y1为1；Y2的定义是对称的。
”写出真值表并找出BUT门输出的最小“积之和”表达式。
画出用“与非-与非”电路实现该表达式的逻辑图，假设只有未取反的输入可用。
你可以从74x00、04、10、20、30组件中选用门电路。
解：真值表如下利用卡诺图进行化简，可以得到最小积之和表达式为Y1=A1·B1·A2’+A1·B1·B2’Y2=A1’·A2·B2+B1’·A2·B2Y2采用74x04得到各反相器采用74x10得到3输入与非采用74x00得到2输入与非5.32做出练习题5.31定义的BUT门的门级设计，要求以cmos实现时使用的晶体管数目最少，可以从74x00、04、10、20、30组件中选用门电路.写出输出表达式（不一定是二级“积之和”）并画出逻辑图。
解：cmos晶体管用量：反相器2个2输入与非门4个3输入与非门6个为了尽量减少晶体管用量，可以采用下列表达式，以便实现器件的重复使用：F1=(A1·B1)·(A2’+B2’)=(A1·B1)·(A2·B2)’=[(A1·B1)’+(A2·B2)’’]’F2=[(A2·B2)’+(A1·B1)’’]’电路图：晶体管用量：20只（原设计中晶体管用量为40只）5.34已知函数,,,(3,7,11,12,13,14)W X Y Z F =∑，说明如何利用练习题5.31定义的单个BUT 门和单个二输入或门实现F.解：BUT 门输出采用最小项和的形式表达为()∑=2,2,1,114,13,121B A B A Y ，()∑=2,2,1,111,7,32B A B A Y将两个输出相或就可以得到要求实现的函数。
5.19指出用一块或多块74x138或74x139二进制译码器以及与非门，如何构建下面每个单输出或多输出的逻辑功能（提示：每个实现等效于一个最小项之和）。
第五章触发器-------—---—--——----————-—-————-—--———----—-——--—-——-—-—--————--—————-—-——-—1 : 具有：置0、置1、保持和翻转功能的触发器是（）。
A:JK触发器B:SR触发器C：D触发器D：T触发器您选择的答案: 正确答案： A知识点:JK触发器的特性为：J=0， K=0时,Q状态为保持；J=0， K=1时，Q状态为置0；J=1，K=0时，Q状态为置1;J=1， K=1时,Q状态为翻转-—---—-—---———--——-——-—--—--—-——-———-—-—-——-————-——-————-—-—---—————-———-—--2 : 对于JK触发器，输入J＝0,K＝1,CLK脉冲作用后，触发器的次态应为（）.A：0B:1C：Q’D:不确定您选择的答案：正确答案： A知识点:JK触发器的特性为:J=1, K=1时，Q状态为翻转，即Q= Q’——--——-—————————---—-——-—-——--—---—-—-——-—---————-——--——--——-—-—-—-—-—---——-3 ：有一个或非门构成的SR锁存器，欲使该锁存器保持原态即Q＊=Q,则输入信号应为（）.A:S＝R＝0B:S＝R＝1C：S＝1，R＝0D：S＝0，R＝1您选择的答案: 正确答案: A知识点：或非门构成的SR锁存器的特性为:R=1, S=0 Q＊=0, Q*’=1，即锁存器被置 0(0状态)；R=0， S=1 Q＊=1, Q*’=0,即锁存器被置 1(1状态）；R=S=0， Q*=Q，即锁存器保持原态；R= S=1 Q＊=Q*’=0，此为不允许输入。
-——————-—--——----————----—---——--——-—-——--—-—-————--——————---—-—--———--—-—-—4 ：JK触发器要实现Q＊=1时，J、K端的取值为( ）.A:J=0,K=1B：J=0,K=0C：J=1，K=1D：J=1,K=0您选择的答案：正确答案： D知识点:JK触发器的特性为：J=0， K=0时,Q状态为保持;J=0, K=1时，Q状态为置0；J=1, K=0时，Q状态为置1;J=1， K=1时，Q状态为翻转————---—-—---——-—--—-—---—-———--———------—--—---——-—-—————---—--—----—————-—5 ：将D触发器的D端与它的Q’端连接，假设初始状态Q=0，则经过1个脉冲作用后,它的状态Q为( ）。
