下载文档原格式
第6章习题解答1. 电路如图6-1所示，试分析其功能。
（1）写出驱动方程、次态方程和输出方程；（2）列出状态表，并画出状态图和时序波形。
图6-1 题1图z解 （1）根据图6-1写出驱动方程'1'21Q Q D =， 12Q D =将其代入D 触发器的特性方程，得每一触发器的状态方程'1'21*1Q Q D Q ==12*2Q D Q ==输出方程为 CP Q z ⋅=2（2）由状态方程可列出状态表如表6-1所示。
按表00，可作出时序波形图如图6-2（b ）所示。
图6-2 题1状态图和波形图CP Q 2Q 1z(a )(b )2. 时序电路如图6-3所示。
（1）写出该电路的状态方程、输出方程；（2）列出状态表，画出状态图。
图6-3 题2图解 （1）驱动方程 x K J ==11 122xQ K J ==将其代入JK 触发器的特性方程，的状态方程21'21*21'1*1)'('Q xQ Q xQ Q Q x xQ Q +=+=输出方程 21Q xQ z =（2）假定一个现态，代入状态方程，得出对应的次态和输出状态，列表表示即得状态表，如表6-2所示。
由此算出状态图，如图6-4所示。
表6-2 题2状态表图6-4 题2的状态图3. 某计数器的输出波形如图6-5所示，试确定该计数器是模几计数器，并画出状态图。
图6-5 题3图CP Q A Q B QC解 由波形图画出状态图，Q C 为高位，Q A 为最低位。
010000001100011101Q C Q B Q A故该波形显示的计数器的计数模为六。
4. 分析如图6-6所示的同步时序电路。
图6-6 题4图解 （1）有题图得到各级触发器的驱动方程为⎪⎪⎩⎪⎪⎨⎧====34231242'3'11)'(Q D Q D Q D Q Q Q Q D（2）列出状态方程为⎪⎪⎩⎪⎪⎨⎧========34*423*312*242'3'11*1)'(Q D Q Q D Q Q D Q Q Q Q Q D Q由驱动方程和状态方程可以确定，该电路是移位寄存器型时序电路，其电路的状态转移决定于第一级的驱动信号。
习题解答1-3：（1）（1110101）2＝（117）10＝（165）8＝（75）16 （2）（0.110101.2＝（0.828125）10＝（0.65）8＝（0.D4）16 （3）（10111.01）2＝（23.25）10＝（27.2）8＝（17.4）16 1-7：［N ］原＝1.1010；［N ］反＝1.0101；N ＝-0.1010 1-10：（1）（011010000011）8421BCD ＝（683）10＝（1010101011）2 （2）（01000101.1001）8421BCD ＝（45.9）10＝（101101.1110）2 2-4：（1）()();'()()F A C B C F A C B C =++=++（2）()()();'()()()F A B B C A CD F A B B C A CD =+++=+++ （3）[()()];'[()()]F A B C D E F G F A B C D E F G =++++=++++ 2-6：（1）F ＝A ＋B （2）F ＝1 （3）F ＝A BD +2-7：（1）F （A ，B ，C ）＝ABC ABC ABC ABC ABC ++++=∑m(0,4,5,6,7);F （A ，B ，C ）＝()()()A B C A B C A B C ++++++=∏M(1,2,3)（2）F （A ，B ，C ，D ）＝∑m(4,5,6,7,12,13,14,15);F （A ，B ，C ，D ）＝∏M(0,1,2,3,8,9,10,11) （3）F （A ，B ，C ，D ）＝∑m(0,1,2,3,4);F （A ，B ，C ，D ）＝∏M(5,6,7,8,9,10,11,12,13,14,15) 2-8：(1) F （A ，B ，C ）＝()A C BC A B C +=+（2）F （A ，B ，C ，D ）＝()()AB AC BC A B C A B C ++=++++ （3）F （A ，B ，C ，D ）＝B D B D +=+2-11：（1）F （A ，B ，C ，D ）＝A BD +, ∑d(1,3,4,5,6,8,10)=0;(2) 123(,,,)(,,,)(,,,)F A B C D BD ABCD ABCD ABDF A B C D BD ABCD ACD A CD F A B C D ABCD ABCD ABC=+++=+++=++,3-1:（1）F （A ，B ，C ）＝AC BC AC BC +=⋅F （A ，B ，C ）＝()()A C B C A C B C ++=+++（2）F （A ，B ，C ）＝∏M(3,6)＝B AC AC B AC AC ++=⋅⋅F （A ，B ，C ）＝∏M(3,6)＝()()A B C A B C A B C A B C ++++=+++++（4）F （A ，B ，C ，D ）＝AB A C BCD AB ++=F （A ，B ，C ，D ）＝0AB A C BCD A B A B ++=+=++3-3：F （A ，B ，C ）＝[()()][()()]A B C B C A C B C B C ABC ABC ABC +++⋅+++=++ 3-7：(2)根据真值表，列出逻辑函数表达式，并化简为“与非”式。
Chapter6习题解答6.2什么是I/O 端口？一般接口电路中有哪些端口？I/O 端口指的是I/O 接口电路中的一些寄存器；一般接口电路中有数据端口、控制端口和状态端口。
6.3 CPU 对I/O 端口的编址方式有哪几种？各有什么特点？80x86对I/O 端口的编址方式属于哪一种？ （1）独立编址其特点：系统视端口和存储单元为不同的对象。
（2）统一编址（存储器映像编址总线结构）其特点：将端口看作存储单元，仅以地址范围的不同来区分两者。
80x86对I/O 端口的编址方式属于独立编址方式。
6.4某计算机系统有8个I/O 接口芯片，每个接口芯片占用8个端口地址。
若起始地址为9000H ，8个接口芯片的地址连续分布，用74LS138作为译码器，试画出端口译码电路图，并说明每个芯片的端口地址范围。
A15 A14 … … A7 A66.6 CPU与I/O设备之间的数据传送有哪几种方式？每种工作方式的特点是什么？各适用于什么场合？①无条件控制（同步控制）：特点：方式简单，CPU随时可无条件读/写数据，无法保证数据总是有效，适用面窄。
适用于外设数据变化缓慢，操作时间固定，可以被认为始终处于就绪状态。
②条件控制（查询控制）：特点：CPU主动，外设被动，执行I/O操作时CPU总要先查询外设状态；若传输条件不满足时，CPU等待直到条件满足。
解决了CPU与外设间的同步问题，可靠性高，但CPU利用率低，低优先级外设可能无法及时得到响应。
适用于CPU不太忙，传送速度不高的场合。
③中断方式：特点：CPU在执行现行程序时为处理一些紧急发出的情况，暂时停止当前程序，转而对该紧急事件进行处理，并在处理完后返回正常程序。
CPU利用率高，外设具有申请CPU中断的主动权，可以实现实时故障处理，实时响应外设的处理，但中断服务需要保护断点（占用存储空间，降低速度）。
适用于CPU的任务较忙，传送速度要求不高的场合，尤其适用实时控制中紧急事件的处理。
第一章开关理论基础1.将下列十进制数化为二进制数和八进制数十进制二进制八进制49 110001 6153 110101 65127 1111111 177635 1001111011 11737.493 111.1111 7.7479.43 10011001.0110111 231.3342.将下列二进制数转换成十进制数和八进制数二进制十进制八进制1010 10 12111101 61 751011100 92 1340.10011 0.59375 0.46101111 47 5701101 13 153.将下列十进制数转换成8421BCD码1997=0001 1001 1001 011165.312=0110 0101.0011 0001 00103.1416=0011.0001 0100 0001 01100.9475=0.1001 0100 0111 01014.列出真值表，写出X的真值表达式A B C X0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1 X=A BC+A B C+AB C+ABC5.求下列函数的值当A,B,C为0,1,0时：A B+BC=1(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,1,0时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,0,1时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=06.用真值表证明下列恒等式(1) (A⊕B)⊕C=A⊕(B⊕C)A B C (A⊕B)⊕C A⊕(B⊕C)0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 01 0 0 1 11 0 1 0 01 1 0 0 01 1 1 1 1所以由真值表得证。
（2）A⊕B⊕C=A⊕B⊕CA B C A⊕B⊕C A⊕B⊕C0 0 0 1 10 0 1 0 00 1 0 0 00 1 1 1 11 0 0 0 01 0 1 1 11 1 0 1 11 1 1 0 07.证明下列等式（1）A+A B=A+B证明：左边= A+A B=A(B+B)+A B=AB+A B+A B=AB+A B+AB+A B=A+B=右边(2)ABC+A B C+AB C=AB+AC证明：左边= ABC+A B C+AB C= ABC+A B C+AB C+ABC=AC(B+B)+AB(C+C)=AB+AC=右边（3）EDCCDACBAA)(++++=A+CD+E 证明：左边=EDCCDACBAA)(++++=A+CD+A B C+CD E=A+CD+CD E=A+CD+E=右边（4） C B A C B A B A ++=C B C A B A ++ 证明：左边=C B A C B A B A ++=C B A C AB C B A B A +++)( =C B C A B A ++=右边8.用布尔代数化简下列各逻辑函数表达式 (1) F=A+ABC+A C B +CB+C B = A+BC+C B (2) F ＝(A+B+C )(A+B+C) = (A+B)+C C = A+B(3) F ＝ABC D +ABD+BC D +ABCD+B C = AB+BC+BD (4) F=C AB C B BC A AC +++= BC(5) F=)()()()(B A B A B A B A ++++＝B A 9.将下列函数展开为最小项表达式 (1) F(A,B,C) = Σ(1,4,5,6,7)(2) F(A,B,C,D) = Σ(4,5,6,7,9,12,14) 10.用卡诺图化简下列各式（1）C AB C B BC A AC F +++=0 ABC00 01 11 1011111化简得F=C(2)C B A D A B A D C AB CD B A F++++=111111AB CD 00 01 11 1000011110化简得F=D A B A +（3） F(A,B,C,D)=∑m (0,1,2,5,6,7,8,9,13,14)1111111111AB CD 00 01 11 1000011110化简得F=D BC D C A BC A C B D C ++++(4) F(A,B,C,D)=∑m (0,13,14,15)+∑ϕ(1,2,3,9,10,11)Φ1ΦΦ1ΦΦ1Φ1AB CD 00 01 11 1000011110化简得F=AC AD B A ++11.利用与非门实现下列函数，并画出逻辑图。
习题六1分析图1所示脉冲异步时序逻辑电路。
(1) 作出状态表和状态图；(2) 说明电路功能。
图1解答(1)该电路是一个Mealy型脉冲异步时序逻辑电路。
其输出函数和激励函数表达式为(2)电路的状态表如表1所示，状态图如图2所示。
图2(3) 由状态图可知，该电路是一个三进制计数器。
电路中有一个多余状态10，且存在“挂起”现象。
2 分析图3所示脉冲异步时序逻辑电路。
(1) 作出状态表和时间图；(2) 说明电路逻辑功能。
图3解答○1该电路是一个Moore型脉冲异步时序逻辑电路,其输出即电路状○2电路状态表如表2所示，时间图如图4所示。
表2图4○3 由状态表和时间图可知，该电路是一个模6计数器。
3 分析图5所示脉冲异步时序逻辑电路。
(1) 作出状态表和状态图； (2) 说明电路逻辑功能。
图5解答○1该电路是一个Moore型脉冲异步时序逻辑电路,其输出函数和激励函数表达式为○2该电路的状态表如表3所示，状态图如图6所示。
图6○3该电路是一个“x1—x2—x3”序列检测器。
4分析图7所示脉冲异步时序电路，作出时间图并说明该电路逻辑功能。
图7解答○1该电路是一个Moore型脉冲异步时序逻辑电路,其输出即电路状态。
激励函数表达式为○2电路次态真值表如表4所示，时间图如图8所示。
图8○3该电路是一个模4计数器。
5 用D触发器作为存储元件，设计一个脉冲异步时序电路。
该电路在输入端x的脉冲作用下，实现3位二进制减1计数的功能，当电路状态为“000”时，在输入脉冲作用下输出端Z 产生一个借位脉冲，平时Z 输出0。
解答○1设状态变量用y 2y 1y 0表示根据题意，可作出三位二进制减1计数器的状态转移表如表5所示。
○2 分析表5所示状态转移关系，可发现如下规律：● 最低位触发器的状态y 0只要输入端x 有脉冲出现便发生变化，即每来一个输入脉冲，触发器产生一次翻转。
因此，可令该触发器时钟端信号C 0=x ，输入端信号00y D =。
第6章习题参考解答6-3 画出74x27三输入或非门的德摩根等效符号。
解：图形如下6-10 在图X6.9电路中采用74AHCT00替换74LS00，利用表6-2的信息，确定从输入端到输出端的最大时间延迟。
解：该图中从输入到输出需要经过6个NAND2；每个NAND2（74AHCT00）的最大时间延迟为9 ns；所以从输入端到输出端的最大时间延迟为：54 ns。
6-31 BUT门的可能定义是：“如果A1和B1为1，但A2或B2为0，则Y1为1；Y2的定义是对称的。
”写出真值表并找出BUT门输出的最小“积之和”表达式。
画出用反相门电路实现该表达式的逻辑图，假设只有未取反的输入可用。
你可以从74x00、04、10、20、30组件中选用门电路。
解：真值表如下A1 B1 A2 B2 Y1 Y2 A1 B1 A2 B2 Y1 Y20 0 0 0 0 0 1 0 0 0 0 00 0 0 1 0 0 1 0 0 1 0 00 0 1 0 0 0 1 0 1 0 0 00 0 1 1 0 1 1 0 1 1 0 10 1 0 0 0 0 1 1 0 0 1 00 1 0 1 0 0 1 1 0 1 1 00 1 1 0 0 0 1 1 1 0 1 00 1 1 1 0 1 1 1 1 1 0 0利用卡诺图进行化简，可以得到最小积之和表达式为Y1=A1·B1·A2’+A1·B1·B2’ Y2=A1’·A2·B2+B1’·A2·B2Y 2采用74x04得到各反相器 采用74x10得到3输入与非 采用74x00得到2输入与非 实现的逻辑图如下：6-32 做出练习题6-31定义的BUT 门的CMOS 门级设计，可以采用各种反相门逻辑的组合（不一定是二级“积之和”），要求使用的晶体管数目最少，写出输出表达式并画出逻辑图。
解：CMOS 反相门的晶体管用量为基本单元输入端数量的2倍；对6-31的函数式进行变换：()()()()'2211'2'211'211'2111B A B A B A B A B B A A B A Y ⋅⋅⋅=+⋅⋅=⋅⋅+⋅⋅= ()()()()'1122'1'122'122'1222B A B A B A B A B B A A B A Y ⋅⋅⋅=+⋅⋅=⋅⋅+⋅⋅= 利用圈-圈逻辑设计，可以得到下列结构：()()()'''22'111B A B A Y ⋅+⋅= ()()()'''11'222B A B A Y ⋅+⋅=此结构晶体管用量为20只 （原设计中晶体管用量为40只）6-20 采用一片74x138或74x139二进制译码器和NAND 门，实现下列单输出或多数出逻辑函数。
第六章习题答案1现有D触发器组成的三个n位寄存器，需要连接起来传送数据。
当控制信号S a有效时，执行（Ra）→Rc的操作；当控制信号S b有效时，执行（R b）→R C的操作。
试写出连接电路的逻辑表达式，并画出逻辑电路图。
解：Rc = Ra·Sa·LDC + Rb·Sb·LDC2 现有D触发器组成的四个8位寄存器，要求它们之间实现数据传送，试设计连接电路。
解：BUS3 ALU的输出端一般带有一个移位器，其功能为：①ALU输出正常传送；②ALU输出左移1位（ALU i+1）传送；③ALU输出右移一位（ALU i-1）传送。
试设计移位器的逻辑电路。
解：4 一个系统有A,B两条总线，为了接收来自任何一条总线上的数据并驱动任何一条总线，需要一个总线缓冲寄存器。
请用D触发器和三态门设计一个总线缓冲寄存器。
解：5 试构造能完成下列程序操作的ASM图：（a）if X = N, then … 。
（b）if X≠N, then …, else …。
解：（c）for X from A to B, step C, do… 。
解：（d）while X = Y, do …。
解：（e）if X > N OR X < O, then …, else …。
解：6 有一个数字比较系统，它能对两个8位二进制进行比较。
其操作过程如下：先将两个8位二进制数存入寄存器A和B, 然后进行比较，最后将大数移入寄存器A中。
要求：⑴画出此系统方框图，并构造ASM流程图。
⑵设计一个计数器型控制器。
解：（1）②状态转移真值表PS NSB A B( D ) A( D )转移条件 C0 00 11 0 1 10 11 01 11 00 1无条件转移无条件转移无条件转移( A > B ) = 1A >B = 0根据 NS = PS·C 公式，激励方程表达式为：B ( D ) = BA + BA + BA·( A > B )A ( D ) = BA + BA + BA·( A >B ) = A + BA ·( A > B )③电路图④ 控制信号表达式：7. 根据题6的条件，设计一个MUX 型控制器。
