数字逻辑第6章
- 格式:ppt
- 大小:4.65 MB
- 文档页数:138
数字逻辑技术试卷-第6章一、填空题1.根据制作工艺的不同,集成555定时电路可分为 TTL 型 和 CMOS 型 两大类。
2.施密特触发器的固有性能指标是 V T+ 、 V T - 和 ΔV T 。
3.CMOS 精密单稳态触发器中,定时元件和可在 较大 范围内选择,定时时间t w 的范围为:取值 2kΩ~30kΩ ,取值 10pF ~10μF 。
4.555定时电路由 分压器 、 比较器 、 RS 触发器 、 放电开关管 以及 输出缓冲级 几部分组成。
5.由555构成的单稳态触发器对输入触发脉冲的要求是: t re <t w 。
6.TTL 型555定时电路中的C 1和C 2是 开环的电压比较器 ,C 1同相端的参考电压是 2V CC /3 ;C 2反相端的参考电压是 V CC /3 。
定时电路构成的多谐振荡器,其振荡周期为 T=0.7(R 1+2R 2)C ,输出脉冲宽8.555定时器可以构成施密特触发器,施密特触发器具有 回差 特性,主要用于脉冲波形的 变换 和 脉冲整形 。
555定时器还可以用作多谐振荡器和 单 稳态触发器。
9.555定时电路的最基本应用电路有: 单稳态触发器 、 施密特触发器 和多谐振荡器。
10.555定时电路构成的应用电路中,当电压控制端管脚5不用时,通常对地接 一个0.01μF 的电容 ,其作用是防止 干扰 。
二、判断题1.用555定时电路构成的多谐振荡器的占空比不能调节。
( 错 )2.对555定时器的管脚5外加控制电压后也不能改变其基准电压值。
( 错 )3.用555定时器构成的施密特触发器,其回差电压不可调节。
( 错 )4.单稳态触发器的暂稳态维持时间的长短只取决于电路本身的参数。
( 对 )5.单稳态触发器只有一个稳态,一个暂稳态。
( 对 ) 6. 555电路的输出只能出现两个状态稳定的逻辑电平之一。
( 对 ) 7.施密特触发器的作用就是利用其回差特性稳定电路。
数字逻辑第四版(欧阳星明著)课后习题答案下载数字逻辑第四版(欧阳星明著)课后答案下载第1章基础概念11.1概述11.2基础知识21.2.1脉冲信号21.2.2半导体的导电特性41.2.3二极管开关特性81.2.4三极管开关特性101.2.5三极管3种连接方法131.3逻辑门电路141.3.1DTL门电路151.3.2TTL门电路161.3.3CML门电路181.4逻辑代数与基本逻辑运算201.4.1析取联结词与正“或”门电路201.4.2合取联结词与正“与”门电路211.4.3否定联结词与“非”门电路221.4.4复合逻辑门电路221.4.5双条件联结词与“同或”电路241.4.6不可兼或联结词与“异或”电路241.5触发器基本概念与分类251.5.1触发器与时钟271.5.2基本RS触发器271.5.3可控RS触发器291.5.4主从式JK触发器311.5.5D型触发器341.5.6T型触发器37习题38第2章数字编码与逻辑代数392.1数字系统中的编码表示392.1.1原码、补码、反码412.1.2原码、反码、补码的运算举例472.1.3基于计算性质的几种常用二-十进制编码48 2.1.4基于传输性质的几种可靠性编码512.2逻辑代数基础与逻辑函数化简572.2.1逻辑代数的基本定理和规则572.2.2逻辑函数及逻辑函数的表示方式592.2.3逻辑函数的标准形式622.2.4利用基本定理简化逻辑函数662.2.5利用卡诺图简化逻辑函数68习题74第3章数字系统基本概念763.1数字系统模型概述763.1.1组合逻辑模型773.1.2时序逻辑模型773.2组合逻辑模型结构的数字系统分析与设计81 3.2.1组合逻辑功能部件分析813.2.2组合逻辑功能部件设计853.3时序逻辑模型下的数字系统分析与设计923.3.1同步与异步933.3.2同步数字系统功能部件分析943.3.3同步数字系统功能部件设计993.3.4异步数字系统分析与设计1143.4基于中规模集成电路(MSI)的数字系统设计1263.4.1中规模集成电路设计方法1263.4.2中规模集成电路设计举例127习题138第4章可编程逻辑器件1424.1可编程逻辑器件(PLD)演变1424.1.1可编程逻辑器件(PLD)1444.1.2可编程只读存储器(PROM)1464.1.3现场可编程逻辑阵列(FPLA)1484.1.4可编程阵列逻辑(PAL)1494.1.5通用阵列逻辑(GAL)1524.2可编程器件设计1604.2.1可编程器件开发工具演变1604.2.2可编程器件设计过程与举例1604.3两种常用的HDPLD可编程逻辑器件164 4.3.1按集成度分类的可编程逻辑器件164 4.3.2CPLD可编程器件1654.3.3FPGA可编程器件169习题173第5章VHDL基础1755.1VHDL简介1755.2VHDL程序结构1765.2.1实体1765.2.2结构体1805.2.3程序包1835.2.4库1845.2.5配置1865.2.6VHDL子程序1875.3VHDL中结构体的描述方式190 5.3.1结构体的行为描述方式190 5.3.2结构体的数据流描述方式192 5.3.3结构体的结构描述方式192 5.4VHDL要素1955.4.1VHDL文字规则1955.4.2VHDL中的数据对象1965.4.3VHDL中的数据类型1975.4.4VHDL的运算操作符2015.4.5VHDL的预定义属性2035.5VHDL的顺序描述语句2055.5.1wait等待语句2055.5.2赋值语句2065.5.3转向控制语句2075.5.4空语句2125.6VHDL的并行描述语句2125.6.1并行信号赋值语句2125.6.2块语句2175.6.3进程语句2175.6.4生成语句2195.6.5元件例化语句2215.6.6时间延迟语句222习题223第6章数字系统功能模块设计2556.1数字系统功能模块2256.1.1功能模块概念2256.1.2功能模块外特性及设计过程2266.2基于组合逻辑模型下的VHDL设计226 6.2.1基本逻辑门电路设计2266.2.2比较器设计2296.2.3代码转换器设计2316.2.4多路选择器与多路分配器设计2326.2.5运算类功能部件设计2336.2.6译码器设计2376.2.7总线隔离器设计2386.3基于时序逻辑模型下的VHDL设计2406.3.1寄存器设计2406.3.2计数器设计2426.3.3并/串转换器设计2456.3.4串/并转换器设计2466.3.5七段数字显示器(LED)原理分析与设计247 6.4复杂数字系统设计举例2506.4.1高速传输通道设计2506.4.2多处理机共享数据保护锁设计257习题265第7章系统集成2667.1系统集成基础知识2667.1.1系统集成概念2667.1.2系统层次结构模式2687.1.3系统集成步骤2697.2系统集成规范2717.2.1基于总线方式的互连结构2717.2.2路由协议2767.2.3系统安全规范与防御2817.2.4时间同步2837.3数字系统的非功能设计2867.3.1数字系统中信号传输竞争与险象2867.3.2故障注入2887.3.3数字系统测试2907.3.4低能耗系统与多时钟技术292习题295数字逻辑第四版(欧阳星明著):内容提要点击此处下载数字逻辑第四版(欧阳星明著)课后答案数字逻辑第四版(欧阳星明著):目录本书从理论基础和实践出发,对数字系统的基础结构和现代设计方法与设计手段进行了深入浅出的论述,并选取作者在实际工程应用中的一些相关实例,来举例解释数字系统的设计方案。
第六章 采用中、大规模集成电路的逻辑设计 教学重点:在了解典型中、大规模集成电路逻辑功能的基础上,掌握现代逻辑设计的方向。
教学难点:采用双向移位寄存器设计的计数器的“模”的概念。
6.1二进制并行加法器(四位超前进位加法器74283)介绍能提高运算速度的四位超前进位加法器74283。
对于这些集成电路,主要是掌握它的外部功能,以便设计成其它逻辑电路。
对内部逻辑电路只作一般了解。
四位超前进位加法器74283是中规模集成电路的组合逻辑部件。
74283引脚较少,输入端为被加数和加数共8个,另一个从低位来的进位端1个。
输出端5个,其中4个为和数端,1个为向高位的进位端。
这两个进位端可用来扩展容量。
功能:对被加数和加数作二进制数的加法运算,运算结果为二进制数,亦可看成代码。
例6.1 用四位二进制加法器74283设计一个四位加法/减法器。
●逻辑符号内的引脚符号与外部电路的输入到引脚的信号要加以区别。
设计思路:两数做加法时,信号直接加到引脚;做减法时先把减数连同符号位按位求反,同时从低位来的进位端置1,即变成补码信号后再加到引脚,把减法转化为加法。
设计方法:在加数的每个引脚端前接一个异或门输出端,异或门的两个输入端一个接加数或减数的输入信号,另一个接加、减法控制信号,低位来的进位端连接这控制端。
当控制端信号为1时,输入信号通过异或门后变反,故作减法运算;当控制端信号为0时,输入信号通过异或门后不变,故作加法运算。
所设计的逻辑电路图见P196图6.3。
例6.2 用四位二进制加法器74283设计一个将8421BCD 码转换成余3码的代码转换电路。
设计思路和方法:余3码是从8421BCD 码加3后实现的,故在被加数端接入8421BCD 码信号后,可直接在加数信号输入端接0011信号即可。
这时和数输出端就输出余3码。
●注意:从低位来的进位端应置0,不能悬空(因悬空的效果是高电平1)。
所设计的逻辑电路图见P196图6.4。
第六章习题答案1现有D触发器组成的三个n位寄存器,需要连接起来传送数据。
当控制信号S a有效时,执行(Ra)→Rc的操作;当控制信号S b有效时,执行(R b)→R C的操作。
试写出连接电路的逻辑表达式,并画出逻辑电路图。
解:Rc = Ra·Sa·LDC + Rb·Sb·LDC2 现有D触发器组成的四个8位寄存器,要求它们之间实现数据传送,试设计连接电路。
解:BUS3 ALU的输出端一般带有一个移位器,其功能为:①ALU输出正常传送;②ALU输出左移1位(ALU i+1)传送;③ALU输出右移一位(ALU i-1)传送。
试设计移位器的逻辑电路。
解:4 一个系统有A,B两条总线,为了接收来自任何一条总线上的数据并驱动任何一条总线,需要一个总线缓冲寄存器。
请用D触发器和三态门设计一个总线缓冲寄存器。
解:5 试构造能完成下列程序操作的ASM图:(a)if X = N, then … 。
(b)if X≠N, then …, else …。
解:(c)for X from A to B, step C, do… 。
解:(d)while X = Y, do …。
解:(e)if X > N OR X < O, then …, else …。
解:6 有一个数字比较系统,它能对两个8位二进制进行比较。
其操作过程如下:先将两个8位二进制数存入寄存器A和B, 然后进行比较,最后将大数移入寄存器A中。
要求:⑴画出此系统方框图,并构造ASM流程图。
⑵设计一个计数器型控制器。
解:(1)②状态转移真值表PS NSB A B( D ) A( D )转移条件 C0 00 11 0 1 10 11 01 11 00 1无条件转移无条件转移无条件转移( A > B ) = 1A >B = 0根据 NS = PS·C 公式,激励方程表达式为:B ( D ) = BA + BA + BA·( A > B )A ( D ) = BA + BA + BA·( A >B ) = A + BA ·( A > B )③电路图④ 控制信号表达式:7. 根据题6的条件,设计一个MUX 型控制器。
第6章习题参考解答6-3画出74x27三输入或非门的德摩根等效符号。
解:图形如下浒"3 .............. ::BAWD5 ........ :OH6-10在图X6.9电路中采用74AHCT00替换74LS00,利用表6-2的信息,确定从输入端到输出端的最大吋间延迟。
解:该图中从输入到输出需要经过6个NAND2;每个NAND2 (74AHCT00)的最大时间延迟为9 ns;所以从输入端到输出端的最大时间延迟为:54 nso6-31 BUT门的可能定义是:“如果Al和Bl为1,但A2或B2为0,则Y1为1; Y2 的定义是对称的。
”写出真值表并找出BUT门输出的最小“积之和”表达式。
画出用反相门电路实现该表达式的逻辑图,假设只冇未取反的输入可用。
你可以从74x00、04、10、20、30组件中选用门电路。
解:真值表如下利用卡诺图进行化简,可以得到最小积Z 和表达式为Y1=A1B1A2,+A1B1B2, Y2=A 1' • A2 B2+B 1' A2 B2Y2采用74x04得到各反相器 采用74x10得到3输入与非 采用74x00得到2输入与非 实现的逻辑图如下:6-32做出练习题6-31定义的BUT 门的CMOS 门级设计,可以采用各种反相门逻辑的 组合(不一定是二级“积Z 和”),要求使用的品体管数目最少,写出输出表达式并画出 逻辑图。
解:CMOS 反相门的晶体管用量为基本单元输入端数量的2倍;对6・31的函数式进行变换:yi = A1B1-A2'+41 ・ Bl • B2'=(41 • Bl ) •(A2'+B2‘) =(A1 ・ Bl )(A2 • B2) Y2 = A2-B2-AY+A2- B2 • BV=⑷.B2)•⑷+B1) =(A2 • B2)-(A1 • Bl )利用圈■圈逻辑设计,可以得到下列结构:Y\ = ((41 • B1)+(A2 • B2『) Y2 = ((A2 • B2),+(A1 • Bl ))HANDS74X0011H AN Di-Y13(A2 B2 A1 丁 (A2 B2 时“翔此 .....dz >Y2 674X10HANDS 5HANDS5^133 2./1U3㈣D36(A1 EM A2)1此结构晶体管用量为20只(原设计屮晶体管用量为40只)6-20采用一片74x138或74x 139二进制译码器和NAND 门,实现下列单输出或多数 出逻辑函数。
第6章题解:6.1 试用4个带异步清零和置数输入端的负边沿触发型JK 触发器和门电路设计一个异步余3BCD 码计数器。
题6.1 解:余3BCD 码计数器计数规则为:0011→0100→…→1100→0011→…,由于采用异步清零和置数,故计数器应在1101时产生清零和置数信号,所设计的电路如图题解6.1所示。
CLK13图 题解6.1题6.2 试用中规模集成异步十进制计数器74290实现模48计数器。
题6.2 解:6.3 试用D 触发器和门电路设计一个同步4位格雷码计数器。
题6.3 解:根据格雷码计数规则,Q 3 Q 2Q 1 Q 0计数器的状态方程和驱动方程为:1333031210122202131011110320320100321321321321n n n n n n n nn n n n n n n n n n n n n n n n n n n n n n n n n n n n n n Q D Q Q Q Q Q Q Q Q D Q Q Q Q Q Q Q QD Q Q Q Q Q Q Q QQ D Q Q Q Q Q Q Q Q Q Q Q Q ++++==++==++==++==+++按方程画出电路图即可,图略。
题 6.4 解:反馈值为1010。
十一进制计数器6.5 试用4位同步二进制计数器74163实现十二进制计数器。
74163功能表如表6.4所示。
题 6.5 解:可采取同步清零法实现。
电路如图题解6.5所示。
题 6.6 解: 当M=1时:六进制计数器 当M=0时:八进制计数器图题解6.5图题解6.56.7 试用4位同步二进制计数器74163和门电路设计一个编码可控计数器,当输入控制变量M=0时,电路为8421BCD 码十进制计数器,M=1时电路为5421BCD 码十进制计数器,5421BCD 码计数器状态图如下图P6.7所示。
74163功能表如表6.4所示。
图 P 6.7Q 3Q 2Q 1Q 01010题6.7 解:实现8421BCD 码计数器,可采取同步清零法;5421BCD 码计数器可采取置数法实现,分析5421BCD 码计数规则可知,当21Q =时需置数,应置入的数为:32103000D D D D Q =。
第1章数字电路基础知识1 电子电路主要分为两类:一类是模拟电路,另一类是数字电路。
2 模拟电路处理的是模拟信号,而数字电路处理的是数字信号。
3 晶体管(即半导体三极管)的工作状态有三种:截止、放大和饱和。
在模拟电路中,晶体管主要工作在放大状态。
4 在数字电路中,晶体管工作在截止与饱和状态,也称为“开关”状态。
5 模拟信号是一种大小随时间连续变化的电压或电流,数字信号是一种突变的电压和电流。
6 模拟信号的电压或电流的大小是随时间连续缓慢变化的,而数字信号的特点是“保持”(一段时间内维持低电压或高电压)和“突变”(低电压与高电压的转换瞬间完成)。
7 在数字电路中常将0~1v范围的电压称为低电平,用“0”来表示;将3~5v范围的电压称为高电平,用“1”来表示。
第2章 门电路1 基本门电路有与门、或门、非门三种。
2 与门电路的特点是:只有输入端都为 高电平 时,输出端才会输出高电平;只要有一个输入端为“0”,输出端就会输出 低电平 。
与门的逻辑表达式是 Y A B =∙ 。
3 或门电路的特点是:只要有一个输入端为 高电平 ,输出端就会输出高电平。
只有输入端都为 低电平 时,输出端才会输出低电平。
或门的逻辑表达式是Y A B =+ 。
4 非门电路的特点是:输入与输出状态总是 相反 。
非门的逻辑表达式是 Y A -= 。
5 与非门的特点是:只有输入全为“1”,输出为 0 ,只要有一个输入端为“0”,输出端就会输出 1 。
与非门的逻辑表达式是 。
6 或非门的特点是:只有输入全为“0”时,才输出 1 ,只要输入有“1”,输出就为 0 。
或非门的逻辑表达式是 。
7 与或非的特点是:A 、B 或C 、D 两组中有一组全为“1”,输出就为 0 ,否则输出就为 1 。
与或非门的逻辑表达式是 。
8 异或门的特点是:当两个输入端一个为“0”,另一个为“1”,输出为 1 ,当两个输入端均为“1”或“0”时,输出为 0 。
异或门的逻辑表达式是 。
第六章时序逻辑电路1 :构成一个五进制的计数器至少需要()个触发器A:5B:4C:3D:2您选择的答案: 正确答案: C知识点:n个触发器可构成一个不大于2n进制的计数器。
A -————-————-——-——--——------——--——----——--———-——-—-———————--—-—————-——--————-—2 :构成一个能存储五位二值代码的寄存器至少需要()个触发器A:5B:4C:3D:2您选择的答案:正确答案: A知识点:一个触发器能储存1位二值代码,所以用n个触发器组成的寄存器能储存n位二值代码。
—-————-—---—---—-—-——--—-—-—----————---—---———--—---—--——---—-------—-——--——3 : 移位寄存器不具有的功能是()A:数据存储B:数据运算C:构成计数器D:构成译码器您选择的答案: 正确答案: D知识点:移位寄存器不仅可以存储代码,还可以实现数据的串行—并行转换、数值的运算、数据处理及构成计数器。
-—-—————---—--——--—-——---——-———-—--—---——---————-————-----——-—--—-————--————4 :下列说法不正确的是()A:时序电路与组合电路具有不同的特点,因此其分析方法和设计方法也不同B:时序电路任意时刻的状态和输出均可表示为输入变量和电路原来状态的逻辑函数C:用包含输出与输入逻辑关系的函数式不可以完整地描述时序电路的逻辑功能D:用包含输出与输入逻辑关系的函数式可以完整地描述时序电路的逻辑功能您选择的答案:正确答案: D知识点:时序逻辑电路的逻辑关系需用三个方程即输出方程、驱动方程及状态方程来描述。
——---—-——-—————--—-——----—---—-—---—-——--—-—------————-——--——--———--—-------5 : 下列说法正确的是( )A:时序逻辑电路某一时刻的电路状态仅取决于电路该时刻的输入信号B:时序逻辑电路某一时刻的电路状态仅取决于电路进入该时刻前所处的状态C:时序逻辑电路某一时刻的电路状态不仅取决于当时的输入信号,还取决于电路原来的状态D:时序逻辑电路通常包含组合电路和存储电路两个组成部分,其中组合电路是必不可少的您选择的答案: 正确答案: C知识点:时序逻辑电路的特点:时序逻辑电路中,任意时刻的输出不仅取决于该时刻的输入,还取决于电路原来的状态.时序逻辑电路通常包含组合电路和存储电路两个组成部分,其中存储电路是必不可少的。
习题一1.1 把下列不同进制数写成按权展开式:⑴(4517.239)10= 4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3⑵(10110.0101)2=1×24+0×23+1×22+1×21+0×20+0×2-1+1×2-2+0×2-3+1×2-4⑶(325.744)8=3×82+2×81+5×80+7×8-1+4×8-2+4×8-3⑷(785.4AF)16=7×162+8×161+5×160+4×16-1+A×16-2+F×16-31.2 完成下列二进制表达式的运算:1.3 将下列二进制数转换成十进制数、八进制数和十六进制数:⑴(1110101)2=(165)8=(75)16=7×16+5=(117)10⑵(0.110101)2=(0.65)8=(0.D4)16=13×16-1+4×16-2=(0.828125)10⑶(10111.01)2=(27.2)8=(17.4)16=1×16+7+4×16-1=(23.25)101.4 将下列十进制数转换成二进制数、八进制数和十六进制数,精确到小数点后5位:⑴(29)10=(1D)16=(11101)2=(35)8⑵(0.207)10=(0.34FDF)16=(0.001101)2=(0.15176)8⑶(33.333)10=(21.553F7)16=(100001.010101)2=(41.25237)81.5 如何判断一个二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除?解: 一个二进制正整数被(2)10除时,小数点向左移动一位, 被(4)10除时,小数点向左移动两位,能被整除时,应无余数,故当b1=0和b0=0时, 二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除.1.6 写出下列各数的原码、反码和补码:⑴0.1011[0.1011]原=0.1011; [0.1011]反=0.1011; [0.1011]补=0.1011⑵0.0000[0.000]原=0.0000; [0.0000]反=0.0000; [0.0000]补=0.0000⑶-10110[-10110]原=110110; [-10110]反=101001; [-10110]补=1010101.7 已知[N]补=1.0110,求[N]原,[N]反和N.解:由[N]补=1.0110得: [N]反=[N]补-1=1.0101, [N]原=1.1010,N=-0.10101.8 用原码、反码和补码完成如下运算:⑴0000101-0011010[0000101-0011010]原=10010101;∴0000101-0011010=-0010101。