《数字逻辑电路(A)》复习题第六章时序电路

_、单选题1、十进制整数转换为二进制数一般采用（）。

A.除2取整法B.除10取余法C.除2取余法D.除10取整法正确答案：C2、将十进制小数转换为二进制数一般采用（）。

A.乘2取整法B.乘10取余法C.乘2取余法D.乘10取整法正确答案：A3、十进制数"13",用三进制表示为（）。

A.211B.111C.112D.101正确答案：B4、将十进制数18转换成八进制是（）.A.20B.24C.22D.21正确答案：C5、十进制数25用8421 BCD码表示为（）A.10 010100B.0010 0101C.10 101D.10 000101正确答案：B6、以下代码中为恒权码的是()。

A.余3循坏码B右移码C.5211 码D.余3码正确答案：C7、T立八进制数可以用()位二进制数来表示。

A.4B.3C.1D.2正确答案：B&十进制数43用8421BCD码表示为()。

A.10011B.0100 0011C.101011D.1000011正确答案：B9、A+BC=()A.AB+ACB.BCC・(A+B)(A+C)正确答案：C10、4变量逻辑函数的真值表，表中的输入变量的取值应有()种。

A.4B.2C.16D.8正确答案：C11、f 16选1的数据选择器,其选择控制(地址)输入端有()个，数据输入端有16个，输出端有1个。

A.4B.16C.1D.2正确答案：A12、一个译码器若有100个译码输出端,则译码输入端至少有()个。

A.5B.8C.7D.6正确答案：C13、能实现并-串转换的是()。

A.数据选择器B.数据分配器C.译码器D.数值比较器正确答案：A14、欲设计一个3位无符号数乘法器（即3x3），需要6位输入及（）位输出信号。

B.6C.4D.5正确答案：B15、4位输入的二逬制译码器，其输出应有（）位。

A.4B.1C.8D.16正确答案：D16、对于8线一3线优先编码器，下面说法正确的是（）A.有8根输入线,8根输出线B.有8根输入线,3根输出线C.有3根输入线,8根输出线D.有3根输入线,3根输出线正确答案：B17、3线-8线译码电路是（）译码器A.八进制B.三进制C.三位二进制D.H-A进制正确答案：C18、实现多输入、单输出逻辑函数,应选（）。

一、选择题（每小题1.5分）第一章：1. 带符号位二进制数10011010的反码是（ ）。

A. 11100101B. 10011010C. 10011011D. 111001102. 十进制数5对应的余3码是（ ）。

A. 0101B. 1000C. 1010D. 11003. 二进制代码1011对应的格雷码是（ ）。

A. 1011B. 1010C. 1110D. 0001第二章：1. 下列公式中哪一个是错误的？ （ ）A. A A 0=+B. A A A =+C. B A )B A ('+'='+D. )C A )(B A (BC A ++=+2. 下列各式中哪个是三变量A 、B 、C 的最小项？ （ ）A. B A ''B. C B A +'+'C.ABCD. C B '+'3. 下列函数中不等于A 的是（ ）。

A. A ＋1B. A ＋AC. A ＋ABD. A （A ＋B ）4. 在逻辑代数的加法运算中，1＋1＝（ ）。

A. 2B. 1C. 10D. 05. A ⊕1＝（ ）。

A. AB. 1C. A 'D. 06. 含有A 、B 、C 、D 四个逻辑变量的函数Y=A+B+D 中所含最小项的个数是（）。

A. 3 B. 8 C. 14 D. 167. 下列函数中等于AB 的是（ ）。

A. （A ＋1）BB. （A ＋B ）BC. A ＋ABD. A （AB ）8. 为了将600份文件顺序编码，如果采用二进制代码，最少需要用（ ）位。

A. 3B. 10C. 1024D. 6009. 为了将600个运动员顺序编码，如果采用八进制代码，最少需要用（ ）位。

A. 3B. 4C. 10D. 75第三章：1. 采用漏极开路输出门电路（OD 门）主要解决了（ ）。

A. CMOS 门不能相“与”的问题B. CMOS 门的输出端不能“线与”的问题C. CMOS 门的输出端不能相“或”的问题2. 下列哪个特点不属于CMOS 传输门？（ ）A. CMOS 传输门属于双向器件。

《数字逻辑电路》在线作业参考资料一、单选题1. 一位8421BCD计数器，至少需要（B）个触发器A 3B 4C 5D 102. 在（A）的情况下，函数运算的结果是逻辑“1”A全部输入是“0” B任一输入是“0” C任一输入是“1” D全部输入是“1”3. 表示两个相邻脉冲重复出现的时间间隔的参数叫（A ）A.脉冲周期B.脉冲宽度C.脉冲前沿D.脉冲后沿4. 只能读出不能写入，但信息可永久保存的存储器是（A）A.ROMB.RAMC.RPROMD.PROM5. 在（D）的情况下，函数Y=AB运算的结果不是逻辑“0”。

A全部输入是“0”B任一输入是“0”C任一输入是“1”D全部输入是“1”6. 下列哪些信号一定不属于数字信号（A）A.正弦波信号B.时钟脉冲信号C.音频信号D.视频图像信号7. 在（B）的情况下，函数Y=/（AB）运算的结果不是逻辑“0”。

A全部输入是“0”B任一输入是“0”C任一输入是“1”D全部输入是“1”8. 符合六变量m5的相邻最小项，有下列（C ）说法成立A. 共有5 个相邻最小项B. m0、m4、m7、m13是它的相邻项C. 共有6 个相邻最小项D. m4、m21、m13、m38是它的相邻项9. 下列器件中，属于时序部件的是（A）A.计数器B.译码器C.加法器D.多路选择器10. 在n变量的逻辑函数F中，有（C ）A. 若mi为1，则Mi也为1B. 若F所有mi为0，则F为1C. 若F所有Mi为1，则F为1D. F的任一最小项标记为mni( i = 1~2n )11. 半加器的逻辑功能是（A）A. 两个同位的二进制数相加B. 两个二进制数相加C. 两个同位的二进制数及来自低位的进位三者相加D. 两个二进制数的和的一半12. 1路—4路数据分配器有（A）A.一个数据输入端，两个选择控制端，四个数据输出端B.四个数据输入端，两个选择控制端，一个数据输出端C.一个数据输入端，一个选择控制端，四个数据输出端D.四个数据输入端，一个选择控制端，一个数据输出端13. 全部的最小项之和恒为（B）A.0B.1C.0或1D.非0非114. 对于四变量逻辑函数，最小项有（D）个A.0B.1C.4D.1615. 逻辑表达式A+BC=( C )A. ABB. A+CC. (A+B)(A+C)D. B+C16.在（A）的情况下，函数运算的结果不是逻辑“1”A全部输入是“0” B 任一输入是“0”C任一输入是“1” D全部输入是“1”17. 十进制数25用8421BCD码表示为(B )。

一、选择题1、时序电路可由（ ）组成。

A.门电路B.触发器或触发器和门电路C.触发器或门电路D.组合逻辑电路 2、下列选项中不是时序电路组成部分的是（ ）。

A.门电路 B.组合逻辑电路 C.触发器 D.寄存器 3、时序电路由门电路和（ ）组合而成A.触发器B.寄存器C.加法器D.译码器 4、时序电路的输出状态的改变（ ）。

A.仅与该时刻输入信号的状态有关 B.仅与时序电路的原状态有关 C.与所述的两个状态都有关 D.与所述的两个状态都无关 5、时序逻辑电路中一定包含（）。

A.触发器B.组合逻辑电路C.移位寄存器D.译码器 6、时序逻辑电路中必须有（）。

A.输入逻辑变量B.时钟信号C.计数器D.编码器7、有一个与非门构成的基本RS 触发器，欲使该触发器保持原状态，即n n Q Q =+1， 则输入信号应为（）。

A.0==R SB. 1==R SC. 0,1==R SD. 1,0==R S 8、有一个或非门构成的基本RS 触发器，欲使该触发器保持原状态，即n n Q Q =+1， 则输入信号应为（）。

A.0==R SB. 1==R SC. 0,1==R SD. 1,0==R S 9、有一个与非门构成的基本RS 触发器，欲使该触发器01=+n Q， 则输入信号应为（）。

A.0==R SB. 1==R SC. 0,1==R SD. 1,0==R S 10、有一个或非门构成的基本RS 触发器，欲使该触发器01=+n Q， 则输入信号应为（）。

A.0==R SB. 1==R SC. 0,1==R SD. 1,0==R S 11、有一个与非门构成的基本RS 触发器，欲使该触发器11=+n Q， 则输入信号应为（）。

A.0==R SB. 1==R SC. 0,1==R SD. 1,0==R S 12、有一个或非门构成的基本RS 触发器，欲使该触发器11=+n Q， 则输入信号应为（）。

A.0==R SB. 1==R SC. 0,1==R SD. 1,0==R S13、对于JK 触发器，输入1,0==K J ，CP 脉冲作用后，触发器的次态应为（）。

第一章 数制与编码1、二、八、十、十六进制数的构成特点及相互转换；二转BCD ：二B 到十D 到BCD ，二B 到十六H ，二B 到八O2、有符号数的编码；代码的最高位为符号位，1为负，0为正3、各种进制如何用BCD 码表示；4、有权码和无权码有哪些？BCD 码的分类：有权码：8421,5421,2421 无权码：余3码，BCD Gray 码 例：1、〔1100110〕B =〔0001 0000 0010〕8421BCD =〔102〕D =〔 66 〕H =〔146〕O〔178〕10=〔10110010〕2=〔0001 0111 1000 〕8421BCD =〔B2 〕16=〔 262〕8 2、将数1101.11B 转换为十六进制数为〔 A 〕A. D.C HB. 15.3HC. 12.E HD. 21.3H 3、在以下一组数中，最大数是〔 A 〕。

A.(258)D1 0000 0010B.(100000001 )B 257C.(103)H 0001 0000 0011259D.(001001010111 )8421BCD 2574、假设用8位字长来表示，〔-62〕D =( 1011 1110)原5、属于无权码的是〔B 〕A.8421 码B.余3 码 和 BCD Gray 的码C.2421 码D.自然二进制码 6、BCD 码是一种人为选定的0～9十个数字的代码，可以有许多种。

〔√〕 第二章 逻辑代数根底1、根本逻辑运算和复合逻辑运算的运算规律、逻辑符号；F=AB 与 逻辑乘 F=A+B 或 逻辑加F=A 非 逻辑反2、逻辑代数的根本定律及三个规则；3、逻辑函数表达式、逻辑图、真值表及相互转换；4、最小项、最大项的性质；5、公式法化简；卡诺图法化简〔有约束的和无约束的〕。

例：1、一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系属于〔 A 〕逻辑关系。

A 、与B 、或C 、非 2、数字电路中使用的数制是〔 A 〕。

时序逻辑电路一、选择题1同步计数器和异步计数器比较，同步计数器的显著优点是______________________________ 。

A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。

3.下列逻辑电路中为时序逻辑电路的是______________________________ 。

A.变量译码器B.加法器C.数码寄存器D.数据选择器4.N个触发器可以构成最大计数长度（进制数）为______________________________ 的计数器。

A. NB. 2NC. N2D. 2N5.N个触发器可以构成能寄存_________________ 位二进制数码的寄存器。

A. N- 1B. NC. N+1D. 2N6.7.同步时序电路和异步时序电路比较，其差异在于后者____________________________ 。

A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关8. 一位8421 BCD码计数器至少需要 _________________个触发器。

A. 3B. 4C. 5D. 1 09.欲设计0 , 1 , 2, 3 , 4 , 5 , 6 , 7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用个触发器。

A. 2B. 3C. 4D. 810 . 8位移位寄存器，串行输入时经________________ 个脉冲后，8位数码全部移入寄存器中。

A. 1B. 2C. 4D. 8二、判断题（正确打"，错误的打X）1•同步时序电路由组合电路和存储器两部分组成。

（V ）2•组合电路不含有记忆功能的器件。

（V ）3•时序电路不含有记忆功能的器件。

（X ）4.同步时序电路具有统一的时钟CP控制。

（V ）5.异步时序电路的各级触发器类型不同。

（X ）6.环形计数器在每个时钟脉冲CP作用时，相临状态仅有一位触发器发生状态更新。

第六章 时序逻辑电路6-1 分析题图6-1所示的同步时序电路，画出状态图。

题图6-1解： 11221211n n n n J K Q T Q Z Q Q ====，，，，11111111212n n n n nn n nQ J Q K Q Q Q Q Q Q +=+=+=+122212n n n n Q T Q Q Q +=⊕=⊕，状态表入答案表6-1所示，状态图如图答案图6-1所示。

答案表6-1答案图6-16-2 分析题图6-2所示的同步时序电路，画出状态图。

题图6-2 解：按照题意，写出各触发器的状态方程入下：11J K A ==，21n J Q =，21K =，1212n n nQ Q Q +=，111n n Q A Q +=⊕状态表入答案表6-2所示，状态图如图答案图6-2所示。

答案表6-2答案图6-2Q 2n Q 1n Q 2n+1 Q 1n+1 Z0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 0 0 0 1A Q 2n Q 1n Q 2n+1 Q 1n+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1 0 1 1 0 0 1 0 0CLK D 1D 2D 3Q 3Q 2Q 1Q 2Q 3Q 1Q 1Q 2Q 3&6-3分析题图6-3所示的同步时序电路，画出状态图。

题图6-3解：按照题意，写出各触发器的状态方程入下：1112213232131n n n nn J K T J K Q Q T J Q Q K Q ========1，，， 133********n n n n n n n nQ J Q K Q Q Q Q Q Q +=+=+ 1222132n n n n nQ T Q Q Q Q +=⊕=⊕ 1111111n n n n Q T Q Q Q +=⊕=⊕=答案表6-3答案图6-36-4 在题图6-4所示的电路中，已知寄存器的初始状态Q 1Q 2Q 3=111。

习题六6.1填空题1．时序电路在逻辑功能上的特点是，电路在任一时刻的输出状态不仅取决于该时刻的，而且与有关。

2．分析异步时序电路不同于同步时序电路，必须同时分析每个触发器的信号。

3．计数器按照计数脉冲输入方式分为计数器、计数器。

4．一个逻辑电路，如果某一给定时刻的输出不仅决定于该时刻的输入，而且还与该时刻前电路所处的状态有关，则此电路为电路。

5．一个逻辑电路，如果某一给定时刻的输出仅决定于该时刻的输入，而与该时刻前电路所处的状态无关，则此电路为电路。

6．型时序电路的输出不仅与电路的内部状态有关，而且与外输入有关。

型时序电路的输出仅与电路的内部状态有关，而与外输入无关。

7．用n级触发器构成的计数器，计数容量最多可为。

8．用来表示时序电路的状态转移规律及相应的输入、输出关系的图形称为。

9．计数器中有效状态的数目，称为计数器的。

10．用二进制异步计数器从0计数到十进制数186，则最少需要个触发器。

11．单向移位寄存器工作于串行输入/并行输出方式，可实现数据的变换。

12．具有8个和12个触发器的异步二进制计数器，它们分别各有和状态。

13．若最简状态表中的状态数为10，则所需的状态变量至少应为。

14．8位移位寄存器，串行输入时经个CP脉冲后，8位数码全部移入寄存器中。

若该寄存器已存满8位数码，欲将其并行输出，则需个CP脉冲后，数码能全部输出；欲将其串行输出，则需个CP脉冲后，数码能全部输出。

15．时序电路一般由和两部分组成。

16．按电路状态的改变方式，时序电路分为和两种；按输入与输出关系，时序电路分为和两种。

17．如果一个计数器能够从无效状态返回到有效状态，就称为该计数器有，否则称为。

6.2选择题1．四位二进制计数器的计数容量是（）A、2B、4C、10D、162．能实现数据串行——并行和并行——串行转换的电路是（）A、二进制译码器B、数据分配器C、移位寄存器D、编码器3．用n个触发器构成计数器，可得到的最大计数长度为（）A、nB、2nC、n2D、2 n4．下列电路中（）个不是时序电路。