DDS的误差分析
- 格式:doc
- 大小:81.00 KB
- 文档页数:4
DDS信号频谱的杂散分析与抑制方法研究摘要:DDS技术具有高分辨率、快速转换、相位连续可控等优点,但也存在因相位截断、幅度亮度与DA转换器的非线性因素等误差造成的杂散。
针对DDS信号频谱杂散的原因进行了分析,并对相关抑制方法加以介绍,对各类抑制方法的特点进行了综述。
关键词:DDS;信号预谱;杂散0引言DDS(DirectDigitalSynthesis,直接数字频率合成)技术与传统的频率合成技术最大的区别是通过相位的运算实现频率的合成。
它具有极高的频率分辨率、极快的转换速度及输出相位连续可控等明显优点,目前在仪器仪表、雷达、通信与电子仪器等各个领域广泛使用。
但DDS技术也有瓶颈所在,即输出杂散大和输出带宽窄,这两个技术劣势是阻碍DDS深入推广的关键因素。
造成DDS杂散的主要因素有以下3个:相位截断、幅度量化与DA转换器的误差。
除了这3个主要原因之外,本文对其它影响频谱的杂散来源进行分析,并从原理上深入探讨,同时结合目前广泛使用的各种抑制策略,针对杂散起因,分门别类地改善信号的频谱纯净度,达到杂散抑制效果。
1DDS基本工作原理DDS技术是基于数值计算信号波形的抽样值来实现频率合成的。
它的主要组成为相位累加器、ROM波形查询表、数模转换器。
其基本框图如图1所示。
图1DDS组成基本框图DDS中的累加器使用二进制计算,线性数字信号通过相位累加器实现逐级累加,每累加一次即做一次2N模的运算得到当前相位值。
并以当前相位值查询ROM波形表中对应存储的波形幅度值,送入DA转换器中转换为模拟信号,最后通过低通滤波做平滑处理。
不妨设正弦信号S(t)的表达式为:S(t)=Asin(2πft+0)(1)其中,A为振幅,f 为频率,0为初始相位。
信号的频率与初始相位无关。
通过改变频率控制字K的大小实现对频率的控制,输出的频率随K成正比连续变化。
一般最低的输出频率为:fmin=1122Nfc(2)由奈奎斯特抽样定理知,为了保证信号不发生重叠,最高频率的理论值是DDS芯片时钟频率(Fs)的50%,即:fmax≤1122fc(3)但是考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制,实际的输出频率按照40%处理。
17ΞΞΞΞΞ电路与系统学报J OURNAL OF CIRCUIT S AND S Y S TEMS第2卷第4期1997年11月V ol.2N o.4N ovember 1997收文日期:1997年4月25日(A p ril 25,1997)。
F en g Jie ,Chen Shiw ei (Institute of C omm and and T echnolot y ,Bei j in g ,101407)一种抑制DDS 相位截断误差引起的杂散方法ΞA Method of Re p re ssin g S p ur Caused b y Pha se Truncation Error冯杰陈世伟(国防科工委指挥技术学院,北京,101407)【摘要】本文通过分析直接数字频率合成器的工作过程,利用相位截断误差与频率控制截断字的关系,提出了一种抑制杂散的途径。
关键词:直接数字频率合成,相位截误差,误差分析,杂散。
Abstract :T he p rocessin g of Direct Di g ital Fre q uenc y S y nthesizer (DDS )is anal y zed the relation betw een p hase truncation error and fre q uenc y control truncation w ord is derived.A m eth od of re p ressin g s p ur caused b y p hase truncation error is p ressented.K e y words :Direct Di g ital Fre q uenc y S y nthesizer ,Phase truncation error ,Phase error anal y sis.1引言DDS 概念出自1971[1],它的出现导致了频率合成器的第二次革命,DDS 具有超宽的相对宽带,超高的捷变速率,超细的分辨率以及相位的连续性,可以输出宽带的正交信号,可编程全数字化便于单片集成,以及极易实现各种调制等优越性能,由于它良好地解决了频率捷变系统的要求,DDS 应用越来越广泛。
DDS产品技术指标DDS是一种以数字方式合成波形的技术,该技术将数字信号转化为模拟信号,因此在数字信号处理(DSP)和通信系统中有广泛应用。
以下是DDS产品常见的技术指标:1.频率分辨率:DDS产品的频率分辨率是指其能够合成的最小频率步进值。
它决定了DDS在频率合成中的精度,一般以Hz为单位进行表示。
例如,一个DDS产品具有10Hz的频率分辨率,可以在全频率范围内以10Hz的步进合成波形。
2.输出频率范围:DDS产品的输出频率范围是指其能够合成的频率范围。
它通常由最小频率和最大频率两个参数来表示,并以Hz为单位。
例如,一个DDS产品的输出频率范围可以是1Hz到100MHz。
3.相位分辨率:DDS产品的相位分辨率是指其能够合成的最小相位步进值。
相位是指波形在一个周期内的相对位置,相位分辨率决定了DDS在相位合成中的精度。
它通常以度或弧度为单位进行表示。
4. 输出幅度范围:DDS产品的输出幅度范围是指其能够输出的最大和最小幅度。
它通常由最小幅度和最大幅度两个参数来表示,并以dBm或Vpp等单位进行表示。
5.清晰度:DDS产品的清晰度是指其输出波形在各个频率点上的纯净度或失真程度。
它通常以百分比或dB值来表示,清晰度越高,波形的失真越小。
6.相位累积误差:DDS产品的相位累积误差是指在频率合成的过程中,由于DDS内部的相位累积误差而引起的输出波形相位偏差。
它通常以度或弧度为单位进行表示。
7.信噪比:DDS产品的信噪比是指输出波形中信号与噪音之间的比值。
它通常以dB值来表示,信噪比越高,输出波形中的噪音越小。
8. 频率稳定性:DDS产品的频率稳定性是指在特定的环境条件下,DDS输出频率的波动范围。
它通常以ppm或Hz为单位进行表示。
9.采样率:DDS产品的采样率是指输入的数字信号的采样频率。
它通常以Hz为单位进行表示,采样率越高,合成的波形的频率分辨率越高。
10. 灵敏度:DDS产品的灵敏度是指其对输入信号变化的响应能力。
一种DDS频率源中相位截尾误差的算法汪海燕【摘要】根据DDS原理结构,从理想模型出发,分析了DDS中相位截尾对频谱的影响,给出相位截尾误差谱分布规律,提出一种相位截尾误差谱算法,没有采用近似处理,适合任意波形数据表地址字长、短,算法快速,精度高。
%This paper introduces the structure of DDS principle and the distribution law of phase accumulator truncation errors after analyzing its effects on frequency spectrum and puts up with an algorithm for the errors without approximate treatment, which is more precise and efficient.【期刊名称】《西昌学院学报(自然科学版)》【年(卷),期】2016(030)003【总页数】2页(P15-16)【关键词】DDS;相位误差;算法分析【作者】汪海燕【作者单位】安徽电子信息职业技术学院,安徽蚌埠 233060【正文语种】中文【中图分类】TN74+1直接频率合成技术(DDS)是近十年来迅速发展的一种频率合成技术,其原理如图1所示,由相位累加器、存储器RAM、数模转换器DAC及低通滤波器组成[1]。
DDS的数学模型可概括如下[2]:时钟周期T内,频率控制码比特相位累加器累加1次,对2N取模,运算的二进制代码值,对RAM寻址,得到其相位值相对应的数字化幅度值,然后由DAC数模转换,实现离散信号转换为连续信号,然后由低通滤波器滤波输出,最终获得输出信号。
由上可知,DDS的输出频率满足:,输出频率最小出现在K=1时。
对于理想DDS,即没有相位误差、没有幅度量化误差,以及没有DAC误差[3]。
设DDS输出信号为s(t),傅立叶变换为s(f),DAC输出零阶保持,设T=1/fc,保持器特性为h(t)=l(t)-l(t-T),其傅立叶变换为。
单相多功能电能表的电能计量误差分析与校正电能表是用于测量电能消耗的仪器,它在各个领域中都发挥着重要作用。
然而,由于一些内外部因素的影响,电能表的测量结果可能存在一定的误差。
因此,进行电能计量误差分析与校正非常重要,以保证电能表的测量准确性和可靠性。
首先,我们需要了解电能计量误差的来源。
电能计量误差主要分为两类:系统误差和偶然误差。
系统误差是指电能表在整个测量范围内的长期偏离真实值的误差,它可能由于电能表内部元器件参数值的漂移、温度变化和电源干扰等因素引起。
而偶然误差则是指电能表在一次具体测量中的暂时性误差,可以通过多次测量求平均值来降低。
其次,我们需要了解电能表的精度等级。
电能表的精度等级是描述其测量准确性的参数,通常用百分比表示。
例如,一个精度等级为0.5的电能表,其误差范围为±0.5%,即其测量结果可能偏离真实值的最大范围为±0.5%。
对于电能计量误差的分析与校正,我们可以采取以下几种方法:1. 校正电能表的系统误差:校正系统误差可以通过比较电能表读数和标准接线箱上的真实电能值来实现。
我们可以选择一台已经过校准的标准电能表作为参照,将待校表和标准表同时接入相同的电路中进行测量,然后比较两者的读数。
根据比较结果,我们可以计算出待校表的系统误差,并进行相应的调整。
通常,这种校准方法需要在实验室或特定条件下进行,以确保准确性。
2. 通过多次测量降低偶然误差:偶然误差可以通过多次测量求平均值来降低。
我们可以选择在不同时间、不同负载条件下进行多次测量,然后计算出平均值。
采用这种方法可以降低测量误差,并增加结果的可靠性。
3. 定期检查和维护电能表:定期检查和维护电能表也是保证其测量准确性的重要措施。
我们可以定期检查电能表的接线是否松动,电源是否稳定,元器件是否正常工作等。
对于有条件的情况,我们还可以使用特定的电能表测试仪器对电能表进行全面的检测和校准。
需要注意的是,在进行电能计量误差分析与校正时,应遵循相关的标准和规定。
DDS216型单相电子式电能表误差
案例一
一、误差来源电子式电能表具有准确度高、线性好、量程宽等优点。
但也有其误差来源,主要来自电流取样器、电压取样器和模拟/数字乘法器三个部分。
二、误差的调整电子式电能表的误差调整分为硬件和软件调整,目前生产的单相电子式电能表以硬件调整为主,而电子式三相电能表以软件调整为主。
特别是多功能电能表的误差是以软件调整为主。
电能表的准确等级就是根据基本误差确定的。
例如,1.0级的电能表,其基本误差应不超过±1.0%。
注意:电能表的相对误差化整间距一般是被试表准确度等级的1/10。
如2.0级电能表的相对误差化整间距为0.2 。
案例二
(1)温度误差。
电子式电能表分压器一般选用1%精度的金属膜电阻,其温度系a≤50×10—6,故对于0.5级以下精度的电能表,其误差随温度变化可以忽略不计。
(2)一次电压误差。
因为其为电阻分压,一次电压变化对误差影响几乎可忽略不计。
(3)负载影响。
无论是模拟还是数字乘法器,均采用CMOS 大规模集成电路,其电压回路的输入电阻相对于几十千欧的电阻分压网络为无穷大,故而负载引起误差几乎为零。
(4)频率(0~1kHz)对误差的影响几乎为零。
同样电压互感器的误差特性也存在上述几个方面,但都不如电阻网络分压器。
单相脉冲电能表的测量误差及校正方法单相脉冲电能表是一种常见的电能计量设备,用于测量和记录家庭或工业场所的电能消耗。
然而,由于各种因素的影响,单相脉冲电能表的测量误差是难以避免的。
本文将探讨单相脉冲电能表的测量误差产生的原因和常用的校正方法。
首先,我们需要了解单相脉冲电能表的工作原理。
单相脉冲电能表通过测量电流和电压来计算电能的消耗,然后将结果转换为脉冲信号输出。
这些脉冲信号可以通过计算脉冲的数量来获得电能的总量。
然而,由于多种因素的影响,单相脉冲电能表的测量误差会出现。
其中最常见的误差来源包括电流传感器的非线性、电压传感器的误差、温度对传感器性能的影响以及外部干扰等。
针对这些误差原因,我们可以采取以下校正方法来减少测量误差。
首先,对于电流传感器的非线性误差,我们可以使用压降法进行校正。
该方法通过对电流传感器施加不同的负载电阻来测量电流传感器的非线性特性,从而获得准确的电流测量值。
其次,对于电压传感器的误差,我们可以通过校正电压传感器的增益和偏移来纠正误差。
这可以通过对输入端施加已知电压并记录测量值,然后利用线性回归方法来计算校正系数。
校正系数可以用于调整电压传感器的测量值,从而减小误差。
此外,温度对传感器性能的影响也是一个重要的测量误差来源。
我们可以采用温度补偿方法来减小误差。
该方法通过在传感器电路中添加温度传感器来测量环境温度,并根据温度变化对测量值进行校正。
最后,针对外部干扰的影响,我们可以采取屏蔽和滤波的方法来减小误差。
通过在电能表的电路中添加屏蔽层和滤波器,可以有效地过滤掉外部干扰信号,提高测量的准确性。
除了以上的常用校正方法,定期的维护和校准也是保证单相脉冲电能表准确测量的关键。
定期检查电能表的各项指标,并进行必要的校准,可以确保其性能稳定和准确度可靠。
总结起来,单相脉冲电能表的测量误差是由多种因素共同作用所导致的。
通过了解误差的来源和原因,我们可以采取相应的校正方法来减小误差。
这些方法包括压降法校正电流传感器的非线性误差、校正电压传感器的增益和偏移、温度补偿和屏蔽滤波等。
DDS 的误差分析
摘要:随着电子技术的不断发展,被测系统的工作频率、复杂程度不断提高,对激励信号源的输出信号带宽、输出波形的复杂度提出了更高的要求。
基于直接数字合成技术的任意波形合成方法,以其信号产生方式灵活、频率分辨率高、频率切换速度快等诸多优点,在现代时域测试中得到了广泛的应用。
可是DDS 的杂散分量较多,严重影响了基于 DDS 的任意波形合成输出信号的波形质量,限制了任意波形合成技术的更广泛应用。
针对 DDS 输出信号杂散分析与抑制一直是研究的热点,也有大量的技术被提出。
本文将从相位截断、幅度量化误差和DAC 非线性等三个方面来讨论误差的产生以及一些基本的消除方法。
关键词:直接数字合成 任意波形合成 相位截断 幅度量化 DAC 非线性 1 DDS的原理
1.1 DDWS
DDWS 主要由地址发生器、波形查找表、数模转换器和可变时钟发生器组成。
根据预定的采样频率、所需信号的时域特征、波形长度等参数,由信号的数学表达式计算出各信号点幅度值,经过量化后按采样顺序预先存储在波形查找表中。
可变时钟发生器按照用户设置的采样频率输出相应的时钟信号。
每一个时钟信号的上升沿,地址发生器的输出地址加 1,地址发生器的输出地址对波形查找表寻址,逐点读出波形数据,经数模转换后生成相应的输出信号。
设可变时钟频率为f S,若周期波形每个周期由 n 个采样点构成。
1.2 DDFS
由于 DDWS 产生新的频率必须通过更改采样时钟的频率或波形存储器中的数据点数来实现,作为振荡器应用具有较大的局限性。
因此提出了如图 2-2 所示基于相位累加器的改进模型,即直接数字频率合成(DDFS)。
DDFS 系统主要由固定时钟发生器、相位累加器、波形查找表、数模转换器和低通滤波器等组成。
在采样时钟的控制下,N 位的相位累加器以频率控制字 K 进行累加,截取高 M 位作为相位地址对波形查找表进行寻址,输出相应的 D 位幅度信息,完成波形相位到幅度的转换。
输出的波形幅度信息通过数模转换器得到相应的模拟信号输出,低通滤波器滤除杂散分量,保证输出波形的纯度。
DDFS 的输出频率f o 和采样时钟f S之间的关系为:
s N o f K f 2
图1-1DDFS原理图
2DDS主要误差来源
2.1相位截断误差
2.1.1相位截断误差产生的原因
由DDFS的原理可知:在采样时钟频率一定时,输出信号的频率分辨率与相位累加器的位数N 成反比。
为了实现较高的频率分辨率,DDS 的相位累加器位数N 非常大,但如果将相位累加器的N 位输出全部用于波形查找表寻址,则需要的波形查找表容量为2N点。
以N 取30 位为例,则需要的波形查找表容量为230=1G 点,目前难以满足。
因此,在实际应用中,通常截取其中高M 位来寻址波形查找表,剩余低N-M 位舍弃不用,从而产生相位截断误差,进而引入输出杂散。
2.1.2相位截断误差的优化方法
针对相位截断误差的改善,相位舍位每减小 1 位,杂散将改善约6dB。
因此,增大波形查找表是一种改善相位截断误差所引起的杂散的最直接方法。
除通过增大波形查找表的容量,有效地降低相位截断误差以外。
针对相位截断误差的周期性,提出了一种对相位累加器输出进行加扰以打破误差信号的周期性消除杂散分量的方法。
输出相位加扰法是在每一个时钟脉冲到来后,通过给相位累加器的输出中加入满足一定统计特性的随机信号来打破误差序列的周期性,从而降低杂散。
其实本质是通过加入具有一定统计特性的扰动信号来打破相位截断误差信号序列的周期性,将周期性的噪声变为相对幅度较低的随机噪声,则可把由周期序列所引起的具有较大幅度的杂散谱线的功率平均分布到较宽的频率范围内,从而改善输出信号频谱的信杂比。
采用输出相位加扰法的双DDS 并行伪插值任意波形合成如图2-1所示。
引入输出数据宽度为N-M 位,输出数据满足均匀分布的扰码发生器,扰码发生器输出的随机相位码与相位累加器输出的相位码相加,相加的结果截断后保留M 位作为波形查找表的地址。
通过加扰后,打破了相位截断误差原有的周期性,是一种有效地降低输出波形杂散的方法。
图2-1具有加扰模块的伪插值任意波形合成原理图
2.2幅度量化误差
在任意波形合成中,由于波形查找表数据位宽和DAC 垂直分辨位数的有限性,在进行波形信号幅度量化的过程中不可避免的存在误差,这个误差叫做幅度量化误差。
针对幅度量化误差,现在存在很多改善误差的方法。
通过对幅度量化杂散信号的频谱特征及能量进行分析,并对幅度舍入方式进行了仿真分析。
从分析可知,量化位数每增加一位,输出信噪比SNR 将提高6dB。
因此,提高DAC 的垂直分辨率能有效的降低幅度量化误差。
同时,如果没有较高分辨力的DAC时,可以采用如图2-2所示的方法,通过较低分辨率的DAC 合成较高分辨率DAC 的方法,能有效的增加DAC 的垂直分辨率。
针对DAC 保持特性所引入的孔径失真及镜像频率干扰,根据DDS输出频谱的特点,可以采用椭圆滤波器进行正弦信号滤波,采用线性相位滤波器进行任意波形信号滤波的方法。
可以很好的对产生的误差进行补偿,同时也可以采用具有反Sinc 特性的滤波器进行DAC 零阶保持误差补偿的方法可以达到和椭圆滤波器相似的作用。
另外值得一提的是,DAC 的非线性误差同样是比较重要的一块内容,针对DAC 非线性误差,人提出了一种平衡DAC DDS 结构,采用两个完全相同的DAC输出相减抵消同相的干扰,可获得10dB 以上的杂散改善。
类似于模拟电路当中的差分电路的原理。
图2-2Block diagram of the linear interpolation
3总结
虽然文章中提到很多误差的来源,但是我们应当注意的是,相位截断误差是比较重要的来源,当存在较大的相位截断误差时,即便拥有很小的幅度量化误差也是没有多大意义的。
所以我们在设计任意波形发生器的时候应当优先考虑降低相位截断,之后在考虑幅度量化误差。
本文只关注于单路DDS 合成误差的分析与校正,对于多路DDS并行合成中的误差来源、误差的特殊性以及合成过程中误差的改善方法并未提及。
这点需要注意,在多路DDS并行时,这些分析于结论都不能保证其正确性。