课程设计报告课程名称PLD原理与应用设计题目音乐播放器专业通信工程四位抢答器摘要随着我国经济和文化事业的发展，在这个竞争激烈的社会中，知识竞赛、评选优胜，选拔人才之类的活动愈加频繁。
在很多竞争场要求有快速公正的竞争裁决，例如：证劵、股票交易及各种智力竞赛等。
在现代社会生活中，智力竞赛更是作为一种生动活泼的教育形式和方法能够引起观众极大的兴趣。
但是、在竞赛中往往是多个选手一起，分为几个小组参加比赛，针对主持人提出的问题各竞赛小组进行抢答，而抢答环节就要有一种逻辑电路抢答器作为裁判员功能、实现其比赛公平、公正的规则。
智能抢答器是一种应用十分广泛的设备，在各种竞赛、抢答场合中，它都能客观、迅速地判别出最先获得发言权的选手。
新增了许多功能，如选手号码显示，抢按后的计时，选手得分显示等功能。
随着科技的发展，现在的抢答器向着数字化、智能化的方向发展.本设计借助于QuartusⅡ软件仿真制作了四人抢答器。
通过选手按动按键的先后，判定由哪位选手回答问题，并且实现倒计时和对选手加分的功能。
本设计分为三个模块：控制模块、计时模块、计分模块，各个模块共同作用，以实现整个设计的总体功能。
关键词：QuartusⅡ，仿真，抢答器，控制模块，计时模块，计分模块Four-way responderABSTRACTWith the development of China's economic and cultural undertakings, in this competitive society, knowledge contests, selection of superior, talents such as activities more and more frequent. In many competitive games require fast fair competition award. In the modern society life, quiz is as a kind of lively education form and the method can cause the audience interest. But, in the competition is often several players together, divided into several groups to participate in the game, against the host question carries on the competition team vies to answer first, vies to answer first link will have a logic circuit buzzer as referee function, achieve the game rules of fairness and justice.Smart responder is a kind of equipment, they are widely used in various competitions, vies to answer first, it can be objective, quickly won the voice discriminant out first. Added many features, such as the contestant number display, rob after pressing time, players score shows, and other functions. With the development of science and technology, now the responder toward digital, intelligent direction.This design with the aid of Quartus Ⅱsoftware simulation produced four responder. Through the player has to press a button, decide which players to answer the question, and can realize the function of the countdown and the player points. This design is divided into three modules: control module, timing module, scoring module, each module combination, to achieve the over all function of the whole design.KEY WORDS: QuartusⅡ，Simulation ,Answer four device，Control，Timing，Scoring目录前言 (1)第1章绪论 (2)1.1 抢答器系统图 (2)1.2 抢答器设计要求 (2)1.3 基本功能 (3)第2章模块设计 (4)2.1 主控制模块 (4)2.1.1 主要功能 (4)2.1.2 代码编写 (4)2.1.3 仿真波形及其分析 (6)2.2计时模块 (7)2.2.1 主要功能 (7)2.2.2 代码编写 (7)2.2.3 仿真波形及其分析 (8)2.3 计分模块 (9)2.3.1 主要功能 (9)2.3.2 代码编写 (9)2.3.3 仿真波形及其分析 (12)第3章顶层电路 (13)3.1 电路图 (13)3.2 抢答器工作原理 (14)3.2.1 各个端口的含义 (14)3.2.2 操作流程及相应波形图 (14)结论 (16)谢辞 (17)参考文献 (18)前言关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展，越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。
可见抢答器在现实生活中确实很实用，运用前景非常广泛。
在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要有一个系统来完成这个任务。
对于抢答器我们大家都知道那是用于选手做抢答题时用的，选手进行抢答，抢到题的选手来回答问题。
抢答器不仅考验选手的反应速度同时也要求选手具备足够的知识面和一定的勇气。
选手们都站在同一个起跑线上，体现了公平公正的原则。
本文介绍了一种纯粹用VHDL代码编写设计的高分辨率的4路抢答器。
该抢答器为VHDL代码编写生成各个模块，完成电路设计，具有分组数多、分辨率高等优点。
该抢答器除具有基本的抢答功能外，还具有优先能力、定时功能及复位功能。
主持人通过控制开关使抢答器达到定时、复位的功能。
第1章绪论1.1抢答器系统图图1-1 抢答器系统图本设计分为三个模块：控制模块、计时模块、计分模块，各个模块共同作用，以实现整个设计的总体功能。
四人抢答器，当裁判员宣布开始抢答时，谁先按下他前面的控制开关，他的灯就会亮，而且这时其他人再怎么按，也就不会亮了。
当有一个指示灯亮了，就开始倒计时，到0时结束，这样计数器开始工作就是在指示灯的指示下工作。
设四个人分别为输入端A，B，C，D；因为四个输入端在VHDL中，要求四个输入端应该是相等优先级别。
其次就是计时器部分，当有人开始进入回答部分，指示灯亮，同时计时器开始工作，并要求是倒计时方式显示出。
计时器采用倒计时方式，只要给他们最初赋值，而后在每个上升沿来到减一。
计数器的主要功能是管理选手分数，并且在不加分不扣分的情况下，具有锁存选手的分数的功能，实现分数的累加。
1.2 抢答器设计要求实现4人抢答时每人的分数累加，倒计时显示答题时间：(1)1个主持键，4个抢答键(2)每人设置一个抢答按钮。
(3)抢答的键号用一个数码管显示(4)主持键按下，4个抢答键才有效。
(5)显示最快抢答选手的编号。
(6)当时间到达设置的时间极限还没人按抢答键，抢答停止，抢答键无效，当主持键再次按下才有效。
(7)在规定的时间内抢答键按下时，显示先按下的键号，时间停止，抢答键无效；当主持键再次按下才有效。
(8)选手分数预置为100分，主持人控制加分数，每次加的都是10分。
(9)必须先进行前仿真，并打印出仿真波形, 按要求写好设计报告。
1.3 基本功能(1) 编号分别为A、B、C、D的四个，各用一个抢答按钮，选手A、B、C、D相对应的按钮编号分别为1000、0100、0010、0001。
(2) 主持人控制一个主持键，用来控制系统的清零和抢答。
(3) 数字抢答器的具有倒计时功能。
主持键按下后，如果有选手在规定的时间内抢先按下了抢答按钮，则该选手将有一分钟的时间作答。
选手分数预置为100分，主持人控制加分数，每次加的都是10分。
当定时抢答时间已到，还没人抢答，本次抢答无效，均不加分，同时答错不扣分。
第2章模块设计2.1 主控制模块2.1.1 主要功能主控制模块的主要功能：在主持键(清零键)按下后，选手按键才可以应用，分辨出选手按键的先后，并锁存优先抢答者的编号；而且使其他选手的按键操作无效，且主持键具有按下的瞬间可以清除上次锁存的选手编号。
2.1.2 代码编写LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY QDJB ISPORT (CLR:IN STD_LOGIC;--1个预值数A,B,C,D:IN STD_LOGIC; --1个预值数BH:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0));--定义一个4位的代号END ENTITY QDJB;ARCHITECTURE ART OF QDJB ISSIGNAL CLK1,CLK2,CLK3,CLK4,T:STD_LOGIC;--定义4个信号BEGIN--初始状态CLR=1, A1,B1,C1,D1全为0, T=1T<=CLR AND (NOT BH(3)) AND(NOT BH(2))AND(NOTBH(1))AND(NOT BH(0));--当CLR为0时T为0; 当在CLR由0变为1的瞬间,BH为0000,此时时间T为1.实现了主持键按下后,四个选手按键才有效.CLK1<=A AND T;-- CLK1<= A =0-- A和T同时为高电平时，CLK1为1CLK2<=B AND T; -- CLK2<= B =0-- B和T同时为高电平时，CLK2为1CLK3<=C AND T; -- CLK3<= C =0-- C和T同时为高电平时，CLK3为1CLK4<=D AND T; -- CLK4<= D =0-- D和T同时为高电平时，CLK4为1PROCESS (CLK1,A,CLR) IS--选手按下键后, CLK产生上升沿,输出al<=’1’;--使得T 变为0,所有的CLK变为0,不能接受其他选手的按键BEGINIF CLR='0' THEN BH(3)<='0';--当CLR清零时, BH(3)赋值为0.实现CLR清零时BH变为0000.ELSIF CLK1'EVENT AND CLK1='1' THEN--CLR与CLK1同时为1时IF(A='1') THEN BH(3)<='1';--当A='1'时，BH(3)被赋值为'1'，证明锁存住选手A的编码END IF;END IF;END PROCESS;PROCESS (CLK2,B,CLR) ISBEGINIF CLR='0' THEN BH(2)<='0';ELSIF CLK2'EVENT AND CLK2='1' THENIF(B='1') THEN BH(2)<='1';END IF;END IF;END PROCESS;PROCESS (CLK3,C,CLR) ISBEGINIF CLR='0' THEN BH(1)<='0';ELSIF CLK3'EVENT AND CLK3='1' THENIF(C='1') THEN BH(1)<='1';END IF;END IF;END PROCESS;PROCESS (CLK4,D,CLR) ISBEGINIF CLR='0' THEN BH(0)<='0';ELSIF CLK4'EVENT AND CLK4='1' THENIF(D='1') THEN BH(0)<='1';END IF;END IF;END PROCESS;END ARCHITECTURE ART;图2-1 主控制部分电路图的封装图2.1.3 仿真波形及其分析图2-2 主控制部分仿真波形该电路有四个输入和一个输出：CLR为清零端(主持键)，在新一轮抢答之前给它一段时间高电平，只有当CLR为0(按下时为0)时，该端发挥清零功能，而为1时输出值只和A、B、C、D四位选手的按键情况有关；当清零以后，根据A、B、C、D四位选手的抢答情况，BH为四个选手的抢答端口的现实端.当有选手抢先按下按键时，BH端口输出该选手的号码，由波形图和编写的程序可知A、B、C、D抢到时BH输出值分别是1000、0100、0010、0001。
