数字电子技术基础2

数字电子技术基础实验报告题目：实验二组合电路设计小组成员：小组成员：1.掌握全加器和全减器的逻辑功能；2.熟悉集成加法器的使用方法；3.了解算术运算电路的结构；4.通过实验的方法学习数据选择器的结构特点、逻辑功能和基本应用。

二、实验设备1.数字电路实验箱；2.Quartus II 软件。

三、实验要求要求1：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74153双四数据选择器和7400与非门电路，用原理图输入方法实现一一位全加器。

（1）用 Quartus II波形仿真验证；（2）下载到 DE0 开发板验证。

要求2：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74138三线八线译码器和门电路，用原理图输入方法实现一位全减器。

（1）用 Quartus II 波形仿真验证；（2）下载到 DE0 开发板验证。

要求3：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74138三线八线译码器和门电路，用原理图输入方法实现一个两位二进制数值比较器。

（MULTISM仿真和FPGA仿真）。

1、74138三线八线译码器原理2、74153双四数据选择器原理3、全加器原理全加器能进行加数、被加数和低位来的进位信号相加，并根据求和的结果给出该位的进位信号。

图一图一是全加器的符号，如果用i A，i B表示A,B两个数的第i位，1i C 表示为相邻低位来的进位数，i S表示为本位和数（称为全加和），i C表示为向相邻高位的进位数，则根据全加器运算规则可列出全加器的真值表如表一所示。

表一可以很容易地求出S 、C 的化简函数表达式。

i i i-1i i i-1i i ()i i S A B C C A B C A B =⊕⊕=⊕+用一位全加器可以构成多位加法电路。

由于每一位相加的结果必须等到低一位的进位产生后才能产生（这种结构称为串行进位加法器），因而运算速度很慢。

为了提高运算速度，制成了超前进位加法器。

这种电路各进位信号的产生只需经历以及与非门和一级或非门的延迟时间，比串行进位的全加器大大缩短了时间。

《数字电子技术基础》读书笔记02 逻辑代数基础2.1从布尔代数到逻辑代数1849年英国数学家乔治布尔(George Boole)提出布尔代数，使用数学方法进行逻辑运算。

把布尔代数应用到二值逻辑电路中，即为逻辑代数。

2.2逻辑代数中的运算(想想初等代数中的加减乘除)2.2.1三种基本运算与(AND)：逻辑乘，Y=A B或(OR)：逻辑加，Y=A+B非(NOT)：逻辑求反，Y=Aˊ简单逻辑运算(与、或、非)的两套图形符号，均为IEEE(国际电气与电子工程师协会)和IEC(国际电工协会)认定。

上排为国外教材和EDA软件中普遍使用的特定外形符号；下排为矩形符号。

2.2.2复合逻辑运算(都可以表示为与、或、非的组合)与非(NAND)：先与后非，与的反运算，Y=(A B)ˊ或非(NOR)：先或后非，非的反运算，Y=(A+B)ˊ与或非(AND-NOR)：先与再或再非，Y=(A B+C D)ˊ异或(Exclusive OR)：Y=A⊕B=A Bˊ+AˊB A和B不同，Y为1；A和B相同，Y为0。

当A与B相反时，A Bˊ和AˊB，肯定有一个结果为1，则Y为1。

同或(Exclusive NOR)：Y=A⊙B=A B+AˊBˊA和B相同，Y为1；A和B不同，Y为0。

当A与B相同时，A B和AˊBˊ，肯定有一个结果为1，则Y为1。

同或与同或互为反运算，即两组运算，只要输入相同，一定结果相反。

A⊕B=(A⊙B)ˊA⊙B=(A⊕B)ˊ复合逻辑运算的图像符号和运算符号。

2.3逻辑代数的基本公式和常用公式2.3.1基本公式(见对偶定理)2.3.2若干常用公式(见逻辑函数化简方法之公式化简法)2.4逻辑代数的基本定理2.4.1代入定理(相当于初等代数中的换元)任何一个包含逻辑变量A的逻辑等式中，若以另外一个逻辑式代入式中所有A的位置，则等式依然成立。

2.4.2反演定理对于任意一个逻辑式Y，若将其中所有的""换成"+"，"+"换成""，"0"换成"1"，"1"换成"0"，原变量换成反变量，反变量换成原变量，则得到的结果就是Yˊ。

数字电子技术基础第二版张宝荣课后答案第一章离散信号与离散系统1.1 离散信号与连续信号的概念及它们的区别是什么？离散信号是在时间上是离散的信号，它的数值仅在离散时间点上存在。

连续信号是在时间上是连续的信号，它在整个时间区间上都存在。

离散信号和连续信号的主要区别是时间域上的离散和连续。

离散信号在时间上仅存在于离散的时间点，而连续信号在整个时间区间上都存在。

1.2 离散系统和连续系统的区别是什么？离散系统和连续系统的主要区别在于输入和输出信号的时域取值。

离散系统的输入和输出信号都是在离散时间点上取值的，而连续系统的输入和输出信号是在整个时间区间上连续变化的。

离散系统和连续系统在信号处理领域有着不同的应用场景。

离散系统适用于数字信号的处理，如图像处理、音频处理等；而连续系统适用于模拟信号的处理，如音频放大器、模拟滤波器等。

第二章数字信号的采样与重构2.1 什么是采样定理？采样定理的数学表述是什么？采样定理是指在进行信号采样时，要使得采样频率高于信号最高频率的两倍，才能保证信号的完全恢复。

采样定理的数学表述为：设x(t)是一个带限信号，其带宽为B Hz，那么x(t)可以由其离散样本值x(nTs)重构出来，当且仅当采样频率fs大于2B，即fs > 2B。

2.2 什么是抽样频率？如何选择合适的抽样频率？抽样频率是指进行信号采样时的采样率，即每秒采样的次数。

通常用采样率fs表示，单位为Hz。

选择合适的抽样频率需要考虑信号最高频率的两倍以上，以满足采样定理。

具体而言，抽样频率应该大于信号的最高频率的两倍，即fs > 2B。

如果抽样频率小于信号最高频率的两倍，会出现混叠现象，导致信号信息的损失。

因此，在选择抽样频率时，应该根据信号的特性和需求确定合适的抽样频率。

第三章时域分析方法3.1 什么是离散傅里叶变换（DFT）？离散傅里叶变换（DFT）是时域分析中一种重要的信号分析方法。

它将一个有限长的离散序列转换为一个离散的复数频谱。

数字电子技术基础第二版赵建周课后答案1、数字放行的英文简称是（） [单选题] *A、DCL(正确答案)B、DATISC、ACARSD、ADS-B2、数字放行与电子进程单联合运行模式又称（） [单选题] *A、非引接模式B、引接模式(正确答案)C、独立模式3、引接模式使用的放行终端是（） [单选题] *A、数字放行塔台终端B、电子进程单放行终端(正确答案)C、塔台主任席4、数字放行引接模式的飞行计划来源（） [单选题] *A、数据转发平台B、电子进程单系统(正确答案)C、28所D、2所5、数字放行非引接模式的飞行计划来源（） [单选题] *A、数据转发平台(正确答案)B、电子进程单系统C、28所D、2所6、地空数据链的VHF频率是（） [单选题] *A、128.45MHzB、131.75MHzC、131.45MHz(正确答案)D、121.7MHz7、机组发送的放行请求报文是（） [单选题] *A、RCD(正确答案)B、FSMC、CLDD、CDA8、管制员发送的放行批复报文是（） [单选题] *A、RCDB、FSMC、CLD(正确答案)D、CDA9、对于管制员发送的放行批复，机组确认无误后发送的复诵确认报文是（） [单选题] *A、RCDB、FSMC、CLDD、CDA(正确答案)10、以下哪个是地空数据链自动发送的报文（） [单选题] *A、RCDB、FSM(正确答案)C、CLDD、CDA11、电子进程单系统在航班起飞（）分钟向数字放行系统发送IFPL报文（） [单选题] *A、15B、30C、45(正确答案)D、6012、电子进程单系统FDP服务器是（）程序处理数字放行信息 [单选题] *A、FDPB、PDC(正确答案)C、TCP_IPD、GATE13、电子进程单系统启用数字放行功能的开关在（）席位 [单选题] *A、主任席(正确答案)B、东放行C、东地面D、管制席14、电子进程单系统是由（）服务器将信息转换向数字放行发送信息。

数字电子技术基础第三版第二章答案(总7页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。

开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。

关门电平U OFF是保证输出电平为最小高电平时，所允许的输入低电平的最大值。

（2）输入特性：描述与非门对信号源的负载效应。

根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～。

当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。

（3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。

当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥?开门电阻R ON时，相应的输入端相当于输入高电平。

2．其它类型的TTL门电路（1）集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用，实现线与功能。

而集电极开路与非门（OC门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。

（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。

它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。

处于何种状态由使能端控制。

3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。

当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。

实验四集成触发器实验时间:实验时数: 2学时实验目的:掌握触发器的性质, 及触发器逻辑功能, 触发方式；掌握触发器电路的测试方法；了解不同逻辑功能的触发器相互转换的方法。

实验器材:1. 数字实验箱2. 74LS00 二输入端四与非门2片CC4027 双上升沿J-K触发器1片实验原理:1. 基本RS触发器原理图：实验难点:灵活运用不同逻辑功能的触发器进行相互转换。

2. CC4027 （双上升沿J-K触发器）引脚图：3. 触发器的转换实验内容:1. 用74LS00芯片中的两个双输入与非门构成一个基本RS触发器, 在基本触发器R、S输入端加入不同的逻辑电平, 记录其输出Q、Q’状况, 验证其逻辑功能。

2．验证JK触发器的逻辑功能, 自制表格记录数据, 并分析JK端加入不同的逻辑电平时的逻辑功能。

CP端加单脉冲。

3．将JK触发器转换成T触发器和D触发器, 画出连线图, 以表格记录数据, 验证其逻辑功能。

实验重点:各种触发器的逻辑功能及使用方法。

实验五计数、译码、显示电路实验时间:实验时数: 4学时实验目的:熟悉常用中规模计数器的逻辑功能；掌握常用时序电路分析、设计及测试方法；掌握计数、译码、显示电路的工作原理及其应用；训练独立进行试验的技能。

实验器材:1. 数字实验箱2. 74LS00 二输入端四与非门2片74LS90 异步二—五—十进制计数器1片CC4027 双上升沿J-K触发器2片74LS48 显示译码器2片共阴极七段显示器2片实验原理:1. 74LS90（异步二—五—十进制计数器）引脚图：构成任意进制计数器原理图:2. 74LS290、74LS247及546R构成的计数、译码、显示实验如图:实验内容:1. 用JK触发器构成异步二进制计数器, 画出电路连接图, 测试逻辑功能, 并自制表格进行记录。

其中CP端选用手动单脉冲。

2．用74LS290构成8421 BCD码的十进制计数器, 输出经74LS247 BCD—七段译码器/驱动器驱动546R七段显示器, 用秒脉冲源信号作计数脉冲, 观察显示器的变化, 验证8421 BCD计数器的计数功能。