当前位置：文档之家 › 大学计算机数字逻辑课件--第二章 组合逻辑

大学计算机数字逻辑课件--第二章 组合逻辑

  • 格式：ppt
  • 大小：11.17 MB
  • 文档页数：63

下载文档原格式

  / 63

合集下载

数字逻辑与计算机组成原理：第二章 数据的表示与运算

数字逻辑与计算机组成原理：第二章 数据的表示与运算
数字逻辑与计算机组成原理
第二章 数据的表示与运算
第一节 数的表示
一、无符号数和有符号数
1、无符号数:
没有符号的数，寄存器中的每一位都可用 来存放数据
机器字长为n位，无符号数的表示范围 为0～2n-1
反映无符号数的表示范围
8位 16 位
0 ~ 255 0 ~ 65535
有两种常用的无符号表示法： ◆ 非负数码：表示0或一个正数
(1) 定义
整数
0，x
2n ＞ x ≥ 0
[x]反 = ( 2n+1 – 1) + x 0 ≥ x ＞ 2n（mod 2n+1 1）
x 为真值
n 为整数的位数
如 x = +1101
x = 1101
[x]反 = 0,1101
[x]反 = (24+1 1) 1101 = 11111 1101
用 逗号 将符号位
= 1,0010
和数值部分隔开
小数 x
[x]反 = ( 2 – 2-n) + x
1＞x≥ 0 0 ≥ x ＞ 1（mod 2 2-n）
x 为真值 n 为小数的位数
如 x = + 0.1101
x = 0.1010
[x]反 = 0.1101
[x]反 = (2 2-4) 0.1010
= 1.1111 0.1010
有符号小数： +0.1011,在机器中表示为
-0.1011,在机器中表示为
第一节 数的表示
一、无符号数和有符号数 2、有符号数
有符号整数： +1101，机器中表示为
-1101， 机器中表示为
第一节 数的表示
一、无符号数和有符号数

计算机组成原理补-数字逻辑2

计算机组成原理补-数字逻辑2

译码器
常见的MSI二进制译码器 二进制译码器： ♦ 常见的MSI二进制译码器： 2-4线(2输入4输出)译码器 (2输入 输出) 输入4 3-8线(3输入8输出)译码器 (3输入 输出) 输入8 4-16线(4输入16输出)译码器等。 16线(4输入16输出 译码器等。 输入16输出)
例：3－8译码器
① 分析： 分析： A9 A8 A7 A6 A5 A4 A3……A0 A设备 0 B设备 0 C设备 0 0 0 0 0 0 0 0 1 1 1 0 1 0 0 1 X X X X X X X X X X X X Y2 Y4 Y7
用3：8译码器实现
例）
译码器应用
② 设计： 设计：
74LS138
A6 A5 A4 A7 A8 A9 C B A G1 G2A G2B
§2.1 组合逻辑电路的分析方法
给定—— 给定—— 逻辑图 待求—— 待求—— 真值表 步骤： 步骤： 1. 根据逻辑图写出表达式 2. 根据表达式化简 3. 根据最简表达式列真值表 4. 根据真值表说明逻辑功能 5. 对电路进行评价和改进
例 1:
F1 +
F2 F1
F2
A 表达式为： 表达式为： F1=AB F2=A+B =AB
B
A
B
真值表 AB F2F1 00 0 0 01 0 1 10 1 0 11 0 0
A<B F2F1 =01 A=B F2F1 =00 A>B F2F1 =10
2.2 组合逻辑电路的设计方法
已知—— 已知—— 设计要求 待求—— 待求—— 逻辑图 步骤： 步骤： 1. 根据设计要求确定 根据设计要求 设计要求确定 2. 根据真值表 3. 化简 4. 按设计要求，变换逻辑表达式 按设计要求， 5. 画出逻辑图 真值表 卡诺图(表达式) 卡诺图(表达式)

大学计算机原理--数字逻辑课件--第二章组合逻辑剖析

大学计算机原理--数字逻辑课件--第二章组合逻辑剖析
F (F) A B C A B C
A B C
F
A B C
F ABBC C A
方法二：对F两次求反
F ABBC C A
ABBC C A
ABBC C A
( A B C )(A B C) ——F的“或-与”表达 式
逻辑函数的“与非”门实
现A
1 11
F=ABCD+ABCD
1 1 1 1D
C 11
1
11 11
F=ABCD+ABCD =ABCD•ABCD
B
ABCD
F
ABCD
例：采用或非门实现F A B BC C A
方法一：对F两次求对偶
F (A B )(B C )(C A ) ABC ABC
F ABC ABC
A B C F C’
A
A
0 0 0 0 00
0 2 1 6 41
0
21 6
4
1 0 0 1 1 1 C 11 3 71 5 C 11 3 1 71 5
2 0 1 0 11
B
B
3 0 1 1 01
F
C’
4 1 0 0 10
5 1 0 1 00
F=ABC+ABC+ABC+ABC
6 1 1 0 00 7 1 1 1 11
每个学生总计要获得10个以上学分才能通过本学期 考试。要求写出反映学生是否通过本学期考试的逻 辑函数。
设 A、B、C、D 分别为四门课，“1” 表示通过此门
课通过，“0” 表示不通过；F 为“1”时表示本学期
考试通过，“0”为没通过。
A
F=AB+AC+BCD
0 1 3
C2

《数字逻辑基础》-第02章(2)

《数字逻辑基础》-第02章(2)

险象的分类 按险象脉冲的极性分： 若险象脉冲为负极性脉冲，则称为“0”型险象； 若险象脉冲为正极性脉冲，则称为“1”型险象。 按输入变化前后，“正常的输出”是否应该变化分： 若输出本应静止不变，但险象使输出发生了不应有的短暂变化，则 称为静态险象； 在输出应该变化的情况下出现了险象，则称为动态险象。 四种组合险象示意：
静态“0”型险象 输出波形 静态“1”型险象 动态“0”型险象 动态“1”型险象 输入信号变化的时刻
2.5.2
险象的判断与消除
1. 用代数法判断及消除险象 继续考察函数 F AB A C 令B=1、C=1保持不变，令A变化，有：
F A 1 A 1 A A
再看，对F 作变换：
0101 0011 1 1001 „„ X „„ Y „„ C-1 „„ S

S≤ 9
结果 Z = S, W = 0
1 （2） 设 C1 ， X 5 Y 9 ， ，则 S X Y C1。因S >9，故S不是所求的Z， 15 须对S进行加6修正,而W应为1。
0101 1001 1 1111 „„ X „„ Y „„ C-1 „„ S 1 1 1 1 „„ S 的低4位 0 1 1 0 „„ 6 Z = 0101 结果 W = 1 1 0 1 0 1 „„ Z 丢弃
F A A A A
？
因 A 多经过非门，比 A 的变化有延时，故出现险象。
？
上式中出现
或 形式的项，这样的项会产生险象。
险象判断法： 对于逻辑表达式 F ( xn , xi , x1 ) ，考察 xi (i n 1) 变化、其他量不 变时是否产生险象，则将其他量的固定值代入式中。若得到的表达式 含有形如i xi 或i xi 形式的项，则该逻辑表达式可能产生险象。 x x

第2章组合逻辑电路优秀课件

第2章组合逻辑电路优秀课件
源负极）时，形成较大的正向电流，PN结呈现较小 的正向电阻；
外加反偏电压时，反向电流很小，PN结呈现很大 的反向电阻。
3. 二极管等效电路
图 二极管伏安特性的几种等效电路
导通电压VON 硅管取0.7V 锗管取0.2V
结论： 1. 只有当外加正向电压（P极电压大于N极电压）大于
VON时，二极管才导通。 2. 二极管导通后具有电压箝位作用。
3V 0V 0.7V 1
0
0
3V 3V 3.7V 1
1
1
所以：
YA B
2. 二极管的或门 2.1 电路组成
2.2 工作原理 1）当uA=uB=0V，D1和D2都导通，所以:uO=-0.7V
2）当uA=0V，uB=3V，D1截止，D2导通 所以: uO=2.3V
3）当uA=3V，uB=0V，D1导通，D2截止 所以: uO=2.3V
5. 半导体二极管的开关特性
VCC=5V 当vI为高电平（取VCC）时， VD截止，vO为高电平。 当vI为低电平（取0V）时， VD导通，vO=0.7V，为低电平。
二、 分立元件逻辑门电路 1. 二极管的与门 1.1 电路组成
1.2 工作原理 1）当uA=uB=0V，D1和D2都导通，所以:uO=0.7V
一、 半导体二极管的开关特性
1. 二极管的符号
正极-P极
负极-N极
2. 二极管的伏安特性
I/mA
反向特性 600
400
200 –100 –50
0 0.4 0.7
– 0.1
反向击穿
特性
– 0.2
正向特性
V/V
死区电压
二极管/硅管的伏安特性
2. 二极管的伏安特性-二极管的单向导电性

数字逻辑第2章-逻辑代数

数字逻辑第2章-逻辑代数
果将表达式中的所有“ · ”换成“＋”， “＋”换成“ · ”，“ 0”换成“ 1”，“ 1” 换成“0”，而变量保持不变，则可得到的 一个新的函数表达式Y‘，Y’称为函Y的对偶 函数。
例如：
Y AB CDE
Y A B C D E
Y AB C
Y ( A B )(C D E)
（B A） B

证明:由于（A B ） （A B） （A B A） B
A （B B）
A 1
1
而且（A B ） （A B） A B A A B B
00
0 所以，根据公理 5的唯一性可得到:
A B A B
A A
定理6：反演律
A B A B
A B A B
定理7：还原律
A B A B A ( A B ) ( A B ) A
定理8：冗余律
AB A C BC AB A C
( A B)(A C)(B C) ( A B)(A C)
A B B A 交换律： A B B A
公理2
( A B) C A ( B C ) 结合律： ( A B) C A ( B C )
公理3
公理4
A (B C) A B A C 分配律： A B C ( A B) ( A C )*
判断两个逻辑函数是否相等，通常有两种方法。
①列出输入变量所有可能的取值组合，并按逻 辑运算法则计算出各种输入取值下两个逻辑 函数的相应值，然后进行比较。
②用逻辑代数的公理、定律和规则进行证明。
2.2 逻辑代数的基本定理和重要规则

电子课件-《数字逻辑电路(第四版)》-A05-3055 §2~4

电子课件-《数字逻辑电路(第四版)》-A05-3055 §2~4

第二章 组合逻辑电路
思考与练习
１． 译码器的功能是什么？ ２． 二进制译码器和显示译码器有何区别？ ３． 简要描述数码管的内部结构。 ４． 数码管有共阴极和共阳极两种接法， 分 别在什么条件下才能发光？
第二章 组合逻辑电路
一、 实训目的
实训项目 ５ 十进制数显示电路的安装与测试
１． 能识别数字集成电路芯片引脚， 按工艺要求正确装配电路。
集成8421BCD码译码器有74LS42、CC4028B、C301 等。
常用的共阴极显示译码器有：T337、T339、T1048、T4048、
T1248、T4248、T1249、T4249、T1049、CC4511、
CC14513等。 常用的共阳极显示译码器有：T1247、T4247、T338 常等用。的液晶显示译码器有：C306、CC4055、CC14543 等。
Y0 DCBA Y2 DCBA Y4 DCBA Y6 DCB A Y8 DCBA
Y1 DCBA Y3 DCBA Y5 DCBA Y7 DCBA Y9 DCBA
第二章 组合逻辑电路
8421BCD码译码器真值表
DCBA 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
第二章 组合逻辑电路
由译码输出的逻辑表达式可以看到， 译码器除了 能把 ８４２１ＢＣＤ 码译成相应的十进制数码之外， 它还能 “拒绝伪码”。 所谓伪码， 是指１０１０ ～１ １１１ 这６ 个码。 当输入该６ 个码中任意一个码时， Ｙ ０ ～ Ｙ ９ 均为 “１”， 即得不到译码输出。 这 就是拒绝伪码。
２． 能分析、 设计使用 ８４２１ 编码器、 译码器实现的十进 制数显示电路。
３． 能使用电子仪器仪表测量分析电路。

计算机中常用组合逻辑电路(共87张PPT)

计算机中常用组合逻辑电路(共87张PPT)

三、译码器和编码器
二 进制译码器
译 码 二-十进制译码器 器
显示译码器
二进制编码器
编 码 器
二-十进制编码器
1、译码器
把代码状态的特定含义翻译出来的过程称 为译码，实现译码操作的电路称为译码器。
译码器就是把一种代码转换为另一种代码的电路。
1）二进制译码器
设二进制译码器的输入端为n个，则输出端为2n个，且 对应于输入代码的每一种状态，2n个输出中只有一
用两片74LS85比较八位数时，高四位的输出就是八位 数比较结果的输出。
低四位片输出接到高四位片的级联输入，从而高四 位相等时，高四位的输出取决于级联输入—低四位 的比较结果。
实现逻辑图
A3
A2
A1 74LS85
A0 (1) A>B
B3
A=B
B2
A<B
B1
B0 a>b a=b a<b
A3
A2 A1 74LS85 A0 (2) A>B
CO
Ci
Ci AiBi
半加器符号
2）全加器
能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3 个1位二进制数相加，求得和及进位的逻辑电路称为全加器。
A i B i C i-1 000 001 010
Si Ci 00 10 10
AiBi
Ci-1
00 01 11 10
00 1 0 1
11 0 1 0
(Ai Bi)AiBi
(Ai Bi)AiBi
逻辑图：
(Ai<Bi) (Ai=Bi) (Ai>Bi)
&
≥1
&
&&
1

《数字逻辑与数字系统》课件第二章 组合逻辑课后习题答案

《数字逻辑与数字系统》课件第二章 组合逻辑课后习题答案

第二章 组合逻辑1. 分析图中所示的逻辑电路，写出表达式并进行化简BF = AB + B = ABA F = AB BABC CABC = AB + AC + BC + BC = AB + BC + BC2. 分析下图所示逻辑电路，其中S3、S2、S1、S0为控制输入端，列出真值表，说明 F 与 A 、B 的关系。

F1=1S B BS A ++ F2=32S B A ABS +F=F 1F 2=1S B BS A ++3. 分析下图所示逻辑电路，列出真值表，说明其逻辑功能。

解：F1=C B BC A C AB C B A +++=ABC C B A ABC C B A C B A +⊕=++)(真值表如下：A B C F 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000111当B ≠C 时， F1=A 当B=C=1时， F1=A 当B=C=0时， F1=0裁判判决电路，A 为主裁判，在A 同意的前提下，只要有一位副裁判（B ，C ）同意，成绩就有效。

F2=AC BC AB C A C B B A ++=++真值表如下：A B C F 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100001111当A 、B 、C 三个变量中有两个及两个以上同时为“1”时，F2 = 1 。

4.图所示为数据总线上的一种判零电路，写出F 的逻辑表达式，说明该电路的逻辑功能。

解：F=1514131211109876543210A A A A A A A A A A A A A A A A +++只有当变量A0~A15全为0时，F = 1；否则，F = 0。

因此，电路的功能是判断变量是否全部为逻辑“0”。

5. 分析下图所示逻辑电路，列出真值表，说明其逻辑功能解： 301201101001X A A X A A X A A X A A F +++= 真值表如下：因此，这是一个四选一的选择器。

数字逻辑课件——常用组合逻辑电路

数字逻辑课件——常用组合逻辑电路
13
图3-3-3 BCD输出的10线- 4线优先编码器74147 14
表3-3-4
BCD输出的10线-4线优先编码器74147的功能表
I I 1 2 YI 1835967241023
I3 I4 I5 I6 I7
I8 I9 Y3 Y2 Y1 Y0
H HH H H H HH H HH H H
L LHH L
Y 3 I8 I9
Y 2 I7 I8 I9 I6 I8 I9 I5 I8 I9 I4 I 8 I 9
Y1 I7 I8 I9 I6 I 8 I 9 I3 I 4 I 5 I 8 I 9 I2 I 4 I 5 I 8 I 9
输出 Y 0 的表达式为
Y 0 I9 I7 I 8 I 9 I5 I 6 I 8 I 9 I3 I 4 I 6 I 8 I 9 I1 I 2 I 4 I 6 I 8 I 9
在8线-3线编码器中，在某一时刻，编码器输入I0～I7中只允 许有一个为 1，否则将使编码输出Y0～Y2发生混乱。为解决
这一问题，一般都把编码器设计成优先编码器（Priority Encoder）。
4
在优先编码器中，允许同时有一个以上输入端输 入为1（即有效信号）， 因为在设计优先编码器时，预先对所有编码输入 按优先顺序排了队，故当几个编码输入同时为1 时，只对其中优先级最高的一个输入进行编码。 图3-3-2给出了8线-3线优先编码器74148的逻辑 符号和逻辑图，其功能表见表3-3-2。
5421码 0011 1001 1100
2421码 余3码
0011 1100 1111 0110 1001 1100
12
二 — 十进制优先编码器74147 74147是8421 BCD码优先编码器，或称BCD输 出的10线 — 4线优先编码器，其逻辑符号和 逻辑图见图3-3-3所示，功能表见表3-3-4所 示，

计算机数字逻辑基础.ppt

计算机数字逻辑基础.ppt
对于一个现成的数值逻辑电路，按照所要完成的逻辑 功能，求出相应的逻辑电路称为逻辑设计，它是计算机硬 件系统的基础。
数字逻辑
• 数字系统归根到底是对“0”和“1”进行处理， 它们是通过电子开关电路（如门电路、触发器等） 实现的。这些开关电路具有下列基本特点：
• 从线路内部看是开关导通，或是开关截止；从线 路的输入输出看，或是高电平，或是低电平。
由这3种基本逻辑运算，就可以构造出任何 逻辑运算来。显而易见，逻辑代数是一种比普 通代数简单得多的代数系统。
例如，普通代数中的变量取值可为正、负无穷大之 间的任意数，而逻辑代数中的变量取值只能为0或1： 普通代数中的变量运算包括加、减、乘、除、乘方、 开方等许多种，而逻辑代数中的变量运算只有 “与”、“或”、“非”3种。
•4 计数器
பைடு நூலகம்
本逻辑部件包括全 加器、译码器、奇
•5 寄存器
偶校验器、计数器、 寄存器等。
例子、利用“与非门”实现一位二进制加法
A B
低位 A B
进位（高位）
输入 A 0 0 1 1 输入 B 0 1 0 1 输出 P 00 01 01 高10
1、全加器
• 什么叫全加器？为了说明这个问题，我们先来分析 两个二进制数的相加过程。设有两个4位二进制数相 加，其竖式如下：
• 组合逻辑器件和时序逻辑器件两大类。
• 如果该器件的输出状态仅与当时的输入状态 有关，而与过去的输入状态无关，则称为组合逻 辑器件，组合逻辑电路的基本单元为门电路，常 用的组合逻辑器件有加法器、算术逻辑运算单元 （ALU）、译码器等；
• 如果逻辑器件的输出状态不但与当时的输入
有关，而且还与电路在此刻以前的状态有关，则
称为时序逻辑器件，时序逻辑器件内必须包含能 存储信息的记忆元件——触发器，它是构成时序 逻辑电路的基础，常用的时序逻辑器件有计数器、 寄存器等。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

1
1 1 1
C
1 1
B
组合逻辑设计
2. 反函数三次反演，一次展开： A
1 1 1 1 1 1 1 1 F
F=ABCD+ABCD D F=ABCD+ABCD =ABCD•ABCD
ABCD ABCD
C
1 1
1 1
1 1
B
组合逻辑设计

逻辑函数的“或非”门实 现 采用“与非”门实现的对偶方法 直接采用对偶规则
数学：7 学分； 英语：5 学Βιβλιοθήκη ； 政治：4 学分； 体育：2 学分
每个学生总计要获得10个以上学分才能通过本学期 考试。要求写出反映学生是否通过本学期考试的逻 辑函数。 设 A、B、C、D 分别为四门课，“1” 表示通过此门 课通过，“0” 表示不通过；F 为“1”时表示本学期 考试通过，“0”为没通过。 A
•• •••
A
1
1 1
1
B
1 1
常用的中规模组合逻辑标准构件
当 m n 时：
例如：用八选一的数据选择器实现函数：
F =AB+AB+AB A B
0 1 1 1
B A
F
A0 多路选择器 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7
•
• •
•••
Vcc
常用的中规模组合逻辑标准构件
当 m n 时： 降维图：如果把某些变量也作为卡诺图小方格内的值， 则会减少图的维数，这种图称为降维图。
考虑特殊问题的逻辑设计
例如：用与非门设计一个判别电路，以判别8421码所 表示的十进制数之值是否大于等于５
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 0 0 0 0 1 1 1 1 1
设：8421码对应输入变量：A,B,C,D, 输出函数为F, ABCD 0101 时，F=1; 当ABCD 0101 时，F=0
F=m(5,6,7,8,9) +(10,11,12,13,14,15)
(10,11,12,13,14,15)=0
0 1 3
C
2
81 5 13 9 1 1 D 7 15 11 1 6 14 10 1
中规模集成电路MSI
12-99门，预先封装
大规模集成电路LSI
大约100-9999门，存储器
超大规模集成电路VLSI
大于9999门，处理器
常用的中规模组合逻辑标准构件

数据选择器
常用的中规模组合逻辑标准构件

由数据选择器构成组合逻辑电路 代数法
例：用四选一数据选择器实现以下逻辑函数： F(X,Y,Z) = m(1,2,3,4,5,6)
组合逻辑分析 组合逻辑设计 考虑特殊问题的逻辑设计 组合逻辑中竟争冒险 常用的中规模组合逻辑标准构件
组合逻辑中的竞争冒险

竞争冒险的概念及其产生的原因
信号经不同的路径到达同一点的时间有先后， 这种现象叫“竞争现象” 产生错误输出或结果的竞争叫“冒险”或者“险象”
组合逻辑中的竞争冒险
消除竞争冒险的方法 加选通脉冲：
4 12
A
F=BD+BC+A= BD•BC•A
B D B C A
F
B
考虑特殊问题的逻辑设计

考虑级数的逻辑设计
例：用与非门、与或非门分别实现以下函数： F=AB+AC F=AB+AC =AB+AC F=AB+AC F=AB+AC
F=AB•AC
2ty
2.5ty
1.5ty
第二章 组合逻辑

四选一数据选择器:
Y=A1A0•D0+ A1A0 •D1+ A1A0 •D2+ A1A0 •D3= miDi
i=0
3
提取函数中两个变量作为地址变量
F
F(X,Y,Z) =XYZ+XY(Z+Z)+XY(Z+Z)+XYZ
Y X
A0
多路选择器
A1 D0 D1 D2 D3
Z 1 1 Z
常用的中规模组合逻辑标准构件
组合逻辑分析

一般分析步骤：
阅读组合逻辑电路图 列写逻辑表达式 列出真值表
指出电路的逻辑功能
做出对逻辑电路图的评价和改进
组合逻辑分析
分析下图逻辑功能
s c s=P1• P2 = P1+ P2 = AB+AB c=P3 =AB
P
1
s
c 0 0 0 1 HA A
c
P
2
P
3
A
B
••
0 4 5 7 6 12 13
1 1 1
8 9 11 10
F=AB+AC+BCD
C
1 3 2
1
15 14
1 1
D
1
B
组合逻辑设计

逻辑函数的“与非”门实 现 1. 原函数二次反演，一次展开：
例如：F=AB+BC+CD+DA A
1 1 1 1 1 1 1 1
F
F=AB+BC+CD+DA
D = AB•BC•CD•DA AB BC CD DA
B A
A 0 0 1 1
B 0 1 0 1
s 0 1 1 0
B
半加器
s= A B
组合逻辑分析
Si=Ai Bi Ci-1 =siCi-1+siCi-1 Si Ci =(AiBi+AiBi)Ci-1+(AiBi+AiBi)Ci-1 =AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1
考虑特殊问题的逻辑设计
例如：已知有四个输入变量的三个逻辑函数： F1=m(5,7,8,9,10,11,13) F2=m(1,7,11,15) F3=m(1,6,7,8,9,10,11) 求其一组最简的F1,F2,F3”与-或”表达式。
0 1 3 2 4
1 5 13 9 1 1 1 7 15 11 1 1 6 14 10 1
卡诺图法
用具有m个地址端的数据选择器实现n变量的函数 当 m = n 时：例如：八选一的数据选择器对应的卡诺图 F A2A1 A0 C
D0 D2 D1 D3 D6 D4 D7 D5
B A A0 多路选择器 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7
•
AB C C
Vcc
例如：用八选一的数据选择器 实现函数： F =AB+AC+BC
2-4译码器
译中为“1”输出
译中为“0”输出
n-to-2n的译码器，对于每一种输入可能，只有一个输出信号被译中
n个输入2n个输出， 功能相当于最小项产生器
组合逻辑分析

数据选择器的分析
A 0 0 1 1 B 0 1 0 1 Y D0 D1 D2 D3
D0
D1 D2 D3 4-to-1
数据选择器
D0 D1 D2 D3
组合逻辑中的竞争冒险
A
修改逻辑设计：
F=AB+BC=AB+BC+AC
C
1
B
1
1 1
第二章 组合逻辑

组合逻辑分析 组合逻辑设计 考虑特殊问题的逻辑设计 组合逻辑中竟争冒险 常用的中规模组合逻辑标准构件
常用的中规模组合逻辑标准构件

集成电路规模的划分
小规模集成电路SSI
74系列，1-12门
HA
Ci= siCi-1+ci =(AiBi+AiBi)Ci-1+AiBi =AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1
Ai Bi Ci-1 Si Ci
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1
C D
C D
•
F2
A D
F2=ACD+BCD+ABC
C
1 1 1
1
1 1
F2
B
考虑特殊问题的逻辑设计

多输出的逻辑函数的化简步骤：
1. 构成各自函数以及各个函数之间所有组合相 交的卡诺图。 2. 找出每个卡诺图的所有极大块，如果在高一 级以上相交卡诺图已圈过的极大块，在后继 卡诺图中，不再圈出。
3. 构成函数的最小覆盖。对函数有关的所有卡诺 图，从高到低优先选择极大块，如果发现某级 的极大块被其它级极大块包含，此块应删去。 特点：点面相结合
12
8
1
1 1 1 1 1 1
1 1 1 1
F1=ABCD+BCD+AB F2= ABCD+ ABCD+ACD
F1
F2
1 1 1 1 1
F3
F3= ABCD+ ABC+AB
1
1
1
1
1
1
1
F1• F2
F1• F3
F2• F3
F1• F2• F3
考虑特殊问题的逻辑设计
F1 F2 F3
•
•
•
A B BCD ABCD ACD ABCD ABC