集成电路基础工艺和版图设计测试试卷

专升本《集成电路版图设计》一、（共75题,共150分）1. 单词“LAYOUT”的含义是:（）。

（2分）A.版图B.电路C.输出.标准答案：A2. 集成电阻通常由扩散或者淀积层形成，通常可以用厚度一定的薄膜作为模型，因此习惯上把电阻率和厚度合成一个单位，称为（）。

（2分）A.方块电阻B.电阻C.半导体电阻.标准答案：A3. 由于其较小的方块电阻，发射区是唯一适合于制作较小电阻（0.5～100）的区域。

对于发射区电阻可以忽略（）和电导调制效应。

（2分）A.电流调制B.电压调制C.电荷调制.标准答案：B4. 在模拟BiCMOS工艺中，发射区电阻可以直接置入（）外延层内；（2分）A.P型B.N型C.P型或N型.标准答案：A5. 电容的标准单位是（）。

（2分）A.法拉B.伏特C.安培.标准答案：A6. CMOS工艺中的多晶硅-多晶硅电容，（）可以用作多晶硅-多晶硅电容的下电极。

（2分）A.电阻多晶硅B.电容多晶硅C.多晶硅栅.标准答案：C7. 单位面积电容与相对介电常数即电介质常数成（）。

（2分）A.反比B.正比C.无关.标准答案：B8. 流过导体的电流会在导体周围产生（）。

（2分）A.电场B.磁场C.电磁场.标准答案：B9. 发射结和集电结的击穿决定了一个双极型晶体管的（）工作电压。

重要的三种击穿电压为VEBO，VCBO，VCEO等。

（2分）A.最大 B.最小 C.任意.标准答案：A10. 发射极开路时集电极的击穿电压表示为VCBO，绝大多数晶体管的集电区和基区都是（）的，所以VCBO通常很大。

（2分）A.重掺杂B.不掺杂C.轻掺杂.标准答案：C11. 二极管连接形式的晶体管可以作为一个很方便的基准（）源。

（2分）A.电压B.电流C.电压或电流.标准答案：A12. 使用P型外延层，必须加入深的轻掺杂（）型扩散区用于制作PMOS晶体管。

（2分）A.NB.PC.N或P.标准答案：A13. MOS晶体管是一种（）控制器件。

集成电路技术集成电路工艺原理试卷（练习题库）1、用来做芯片的高纯硅被称为（），英文简称（），有时也被称为（）。

2、单晶硅生长常用（）和（）两种生长方式，生长后的单晶硅被称为（）。

3、晶圆的英文是（），其常用的材料是（）和（）。

4、晶圆制备的九个工艺步骤分别是（）、整型、（）、磨片倒角、刻蚀、（）、清洗、检查和包装。

5、从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（）、O 和（）。

6、CZ直拉法生长单晶硅是把（）变为（）并且（）的固体硅锭。

7、CZ直拉法的目的是（）。

8、影响CZ直拉法的两个主要参数是O和（）。

9、晶圆制备中的整型处理包括（）、（）和（）。

10、制备半导体级硅的过程：1、（）；2、（）；3、O011、热氧化工艺的基本传输到芯片的不同部分。

77、多层金属化指用来连接硅片上高密度堆积器件的那些金属层。

78、阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。

79、关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。

80、传统互连金属线的材料是铝，即将取代它的金属材料是铜。

81、溅射是个化学过程，而非物理过程。

82、表面起伏的硅片进行平坦化处理，主要采用将低处填平的方法。

83、化学机械平坦化，简称CMP,它是一种表面全局平坦化技术。

84、平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。

85、反刻是一种传统的平坦化技术，它能够实现全局平坦化。

86、电机电流终点检测不适合用作层间介质的化学机械平坦化。

87、在CMP为零的转换器。

133、CD是指硅片上的最小特征尺寸。

134、集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。

简而言之，这些操作可以分为四大基本类：薄膜135、人员持续不断地进出净化间，是净化间沾污的最大来源。

136、硅片制造厂可分为六个的区域，各个区域的照明都采用同一种光源以达到标准化。

137、世界上第一块集成电路是用硅半导体材料作为衬底制造的。

第1篇引言：集成电路（IC）设计是一项复杂而精细的工作，要求设计者具备深厚的理论知识、丰富的实践经验以及出色的逻辑思维能力。

为了帮助您了解自己在IC设计领域的智力水平，我们特别设计了以下智力测试题。

请您认真作答，完成后可对自己的设计能力有一个初步的认识。

第一部分：基础知识1. 选择题- 下列哪个选项不是IC设计中所使用的制造工艺？A. CMOSB. TTLC. ECLD. LED2. 填空题- 在IC设计中，版图（Layout）是电路的__________，而原理图（Schematic）则是电路的__________。

3. 简答题- 简述CMOS工艺的基本原理。

第二部分：逻辑分析与设计1. 选择题- 下列哪个电路可以实现逻辑与功能？A. OR门B. AND门C. NOT门D. XOR门- 在组合逻辑电路中，如果某一输入变量经过不同途径传输后，到达电路中某一汇合点的时间有先有后，这种现象称为__________。

3. 简答题- 解释竞争与冒险现象，并说明如何消除它们。

第三部分：版图设计1. 选择题- 下列哪个工具常用于IC版图设计？A. Altium DesignerB. CadenceC. OrCADD. Pro/ENGINEER2. 填空题- 在版图设计中，为了防止寄生效应，通常需要将__________与__________保持一定的距离。

3. 简答题- 简述版图设计中的规则检查（DRC）和设计规则约束（DRC）。

第四部分：IC制造1. 选择题- 下列哪个步骤是IC制造过程中的关键步骤？A. 光刻B. 化学气相沉积C. 离子注入D. 刻蚀- 在IC制造中，__________是将电路图形转移到硅片上的关键步骤。

3. 简答题- 简述IC制造过程中可能遇到的问题及解决方法。

第五部分：模拟IC设计1. 选择题- 下列哪个电路属于模拟电路？A. 741运算放大器B. 555定时器C. 74LS00D. 74HC002. 填空题- 在模拟IC设计中，__________是放大信号的关键元件。

集成电路设计基础 2010-11年第一学期试题⼀一.填空题（20分）1、目前，国内已引进了12英寸0.09um芯片生产线，由此工艺线生产出来的集成电路特征尺寸是0.009um （大小），指的是右图中的 W （字母）。

2、CMOS工艺可分为 p阱 、 n阱 、 双阱 三种。

在CMOS工艺中，N阱里形成的晶体管是 p （PMOS，NMOS）。

3、通常情况下，在IC中各晶体管之间是由 场氧 来隔离的；该区域的形成用到的制造工艺是 氧化 工艺。

4.集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指 光刻 ，包括 晶圆涂光刻胶 、 曝光 、 显影 、 烘干 四个步骤；其中曝光方式包括 ① 接触式 、②非接触式 两种。

5、阈值电压V T是指 将栅极下面的si表面从P型Si变成N型Si所必要的电压，根据阈值电压的不同，常把MOS区间分成 耗尽型 、 增强型 两种。

降低V T的措施包括： 降低杂质浓度 、 增大Cox 两种。

二、名词解释（每词4分，共20分）①多项目晶圆（MPW）②摩尔定律③掩膜④光刻⑤外延三、说明（每题5分共10分）①　说明版图与电路图的关系。

②　说明设计规则与工艺制造的关系。

四、简答与分析题（10分）1、数字集成电路设计划分为三个综合阶段，高级综合,逻辑综合,物理综合；解释这三个综合阶段的任务是什么？2、分析MOSFET尺寸能够缩小的原因。

五、综合题（共4小题，40分）1.在版图的几何设计规则中，主要包括各层的最小宽度、层与层之间的最小间距、各层之间的最小交叠。

把下图中描述的与多晶硅层描述的有关规则进行分类： （1）属于最小宽度是： （2）属于层与层之间的最小间距的是: （3）属于各层之间的最小交叠是：2．请提取出下图所代表的电路原理图。

画出用MOSFET构成的电路。

图2 图3 图 4 3、图4是一个标准的CMOS 反相器电路，V TN 和V TP 分别为NMOS 、PMOS晶体管的阈值电压，讨论PMOS 和NMOS 晶体管导通和截至的条件。

集成电路版图设计考试题⽬1、集成电路版图设计师共设 4 个等级，分别是__版图设计员__、__助理版图设计师__、__版图设计师__、__⾼级版图设计师__。

2、元素周期表中⼀些元素（如硅锗）的电学特性介于⾦属与⾮⾦属之间，叫__半导体__。

3、标准双极⼯艺基区⽅块电阻的典型范围为__100 ~ 200 ?/□__。

4、发射区电阻必须置于适合的隔离岛中，通常的做法是发射区电阻制作在基区扩散内，基区扩散⼜制作在⼀个__N阱__内。

5、在零偏压下，这种电容能提供较⼤的单位⾯积电容（典型值为 0.8fF/um2）,但这种电容会随着反偏电压的增⼤⽽逐渐__减⼩__。

6、使⽤⾼介电常数的电介质，利⽤相对较⼩的区域制作__⼤电容器__。

7、结电容通常作在隔离岛内，隔离岛必须制作接触以确保集电结__反偏__，该接触也是的集电结和发射结并联，从⽽增⼤了总电容。

8、品质因数的⼀般性原则寄⽣效应越⼩，Q__越⼤__。

9、集电极开路时发射结击穿电压表⽰为 VEBO。

对于标准双极型⼯艺制造的 NPN晶体管，VEBO⼤约 __7V__左右。

10、当 NPN 晶体管的发射结和集电结都处于正偏时就会进⼊__饱和⼯作__状态。

11、发射结齐纳⼆极管的发射区通常为圆形或椭圆形。

采⽤圆形是为了防⽌发射区拐⾓处的__电场增强__。

12、使⽤N型外延层，必须加⼊深的轻掺杂P型扩散区⽤于制作 __NMOS___ 晶体管13、MOS晶体管是__4__端器件。

14、器件的⼏何图形加⼯精确的介质物理学对图像的⼤⼩和__层次__15、集成电路版图设计步骤：__线路图__、___版图__、__DRC__、__LVS__16、LayOut的含义是指：___版图__17、集成电阻通常由扩散或者沉淀层形成，通常可以⽤厚层⼀定的薄膜作为模型，因此习惯上把电阻率和厚度合成⼀个单位，称为__⽅块电阻__。

18、由于其较⼩的⽅块电阻，发射区是唯⼀适合于制作较⼩电阻（0.5 ~ 100?）的区域。

IC设计基础（流程、工艺、版图、器件）笔试集锦1、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。

（仕兰微面试题目）什么是MCU？MCU(Micro Controller Unit)，又称单片微型计算机(Single Chip Microcomputer)，简称单片机，是指随着大规模集成电路的出现及其发展，将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机。

MCU的分类MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASH ROM等类型。

MASK ROM的MCU 价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；FALSH ROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。

RISC为Reduced Instruction Set Computing的缩写，中文翻译为精简执令运算集，好处是 CPU核心很容易就能提升效能且消耗功率低，但程式撰写较为复杂；常见的RISC处理器如 Mac的Power PC系列。

CISC就是Complex Instruction Set Computing的缩写,中文翻译为复杂指令运算集,它只是 CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写容易,常见80X86相容的CPU即是此类。

DSP有两个意思，既可以指数字信号处理这门理论，此时它是Digital Signal Processing的缩写；也可以是Digital Signal Processor的缩写，表示数字信号处理器，有时也缩写为DSPs，以示与理论的区别。