反相器的版图绘制一、前言反相器是数字电路中实现逻辑非的逻辑门，其输出电压的逻辑电平与输入电压相反。
反相器在电路中很多应用，比如音频放大、时钟振荡器等。
反相器既可用晶体管来构成，也可由CMOS来充当，这里我们研究的是由一个NMOS器件与一个PMOS器件组成的最简单的CMOS反相器。
CMOS反相器由一个NMOS 器件与一个PMOS器件构成，NMOS与PMOS的栅极连接在一起作为CMOS反相器的输入端，NMOS与PMOS的漏极相连接作为CMOS反相器的输出端，NMOS与PMOS的源极分别接地与接高电平。
二、反相器的版图绘制过程1、前期准备在绘制版图之前，必须要做一些前期准备工作。
首先就是在candence软件中为我们接下来要进行的设计建一个library与一个cell。
然后我们要根据设计好的版图来计算版图中各部分的尺寸大小。
对于反相器的版图绘制过程来说，就是确定NMOS与PMOS的器件长度与宽度，器件中接触孔、金属、多晶硅的尺寸以及其与有源区的相对位置。
2、版图绘制对于CMOS反相器的版图，可以将其两个主要部分——NMOS与PMOS，然后便是两个器件之间的连接部分、NMOS源极接地部分与PMOS源极接高电平的部分以及反相器的输入、输出端。
Ⅰ）、NMOS部分首先进行NMOS部分的版图绘制。
选中n型有源区ndiff，按快捷键R画一个宽4.8um，高3.6um的矩形（如图1所示）。
然后选中多晶硅poly，按快捷键P画一个宽0.6um，高4.2um的矩形多晶硅区，接着按K键，从有源区左边缘拉一条2.1um的标尺，从有源区的上端和下端各向外拉一条长0.6um的标尺，再根据标尺移动多晶硅，使其左边缘距有源区的左侧2.1um，且多晶硅上、下边缘分别超出有源区的上、下边缘0.6um（如图2所示）。
接着选中接触孔contact，画出四个长宽均为0.6um的矩形，将其分别放置到四个角，使其距有源区两侧都为0.9um（如图3所示）。
第5章MOS集成电路的版图设计第五章 MOS 集成电路的版图设计根据⽤途要求确定系统总体⽅案——〉⼯艺设计（根据电路特点选择适当的⼯艺，再按电路中各器件的参数要求，确定满⾜这些参数的⼯艺参数、⼯艺流程和⼯艺条件）——〉电路设计 (根据电路的指标和⼯作条件，确定电路结构与类型，依据给定的⼯艺模型，进⾏计算与模拟仿真，决定电路中各器件的参数（包括电参数、⼏何参数等）——〉版图设计（按电路设计和确定的⼯艺流程，把电路中有源器件、阻容元件及互连以⼀定的规则布置在硅⽚上，绘制出相互套合的版图，以供制作各次光刻掩模版⽤）——〉将GDSII 或CIF 数据包发给Foundry ，⽣成PG 带，制作掩模版——〉⼯艺流⽚——〉中测，划⽚封装，终测5.1 MOS 集成电路的寄⽣效应 5.1.1 寄⽣电阻MOS IC 尤其是Si 栅MOS 电路中，常⽤的布线⼀般有⾦属、重掺杂多晶硅（Poly-Si ）、扩散层和难熔⾦属（W 、Ti 等）硅化物⼏种。
由于其特性、电导率的差异，⽤途也有所不同。
随着器件电路尺⼨按⽐例不断缩⼩，由互连系统产⽣的延迟已不容忽略，并成为制约IC 速度提⾼的主要因素之⼀。
1、互连延迟长互连情况下，寄⽣分布阻容⽹络可等效如图5-1所⽰。
其中：r ，c ——单位长度的电阻、电容（Ω/m 、F/m ）L ——连线总长度图5-1 寄⽣分布阻容⽹络等效电路若令：d ——连线厚度；W ——连线宽度；ρ——电阻率 ox t ——连线间介质厚度；ρ扩散层 = 1/(N µq ) 则： Wd r ?=ρoxox t Wc ?=ε（5-1）节点i 的电位V i 响应与时间t 的关系： Lr V V V V t V L c ??---=+-)()(1i i i 1i i （5-2）当?L →0，有： 22x Vdt dV c r ??=?? （5-3）近似处理，求解得： ]2)1([)()(2+=N N L c r V out τ（5-4）若 ∞→?=L L N ，则有： 2out L c r V ??=τ（5-5）注意：此时，若按集总模型处理：即将整个长连线等效为⼀总的R 总、C 总，则：2oxox out )(L c r t WL Wd L C R V ??===ερτ总总（5-6）图5-2 集总模型等效电路可见，与分布⽹络分析情况差1/2的关系，⽽与实际测试相⽐，分布模型更为接近。
