CMOS集成电路工艺流程(PPT 54页)

当输入为0时，截止；当输入为1时，导通。
NMOS
当输入为0时，导通；当输入为1时，截止。
输出
输出反相的输入信号。
CMOS电路组成：CMOS传输门
1 输入端
接收多个输入信号。
3 PMOS
通过开关和截止的方式传递输入信号。
2 NMOS
通过开关和导通的方式传递输入信号。
4 输出端
输出根据输入信号进行逻辑运算的结果。
晶圆切割
将完成的硅片切割成晶圆，以便后续封 装和测试。
CMOS电路组成：MOS管
N沟道MOS管（NMOS）
由N型沟道和P型沟道构成，可以实现电流的传输和 放大。
P沟道MOS管（PMOS）
由P型沟道和N型沟道构成，用于控制电流的开关。
CMOS电路组成：CMOS反相器
输入
接收输入信号（0或1）。
PMOS
CMOS电路组成：CMOS与门
1
输入A
接收输入信号A。
输入B
2
接收输入信号B。
3
NMOS
当输入A为1且输入B为1时，导通。
PMOS
4
Байду номын сангаас
当输入A为0且输入B为0时，导通。
CMOS电路组成：CMOS或门
1
输入A
接收输入信号A。
输入B
2
接收输入信号B。
3
NMOS
当输入A为1且输入B为1时，截止。
PMOS
CMOS的基本工艺流程
1
清洗和蚀刻
2
对硅片进行清洗和蚀刻，去除杂质和氧
化物，并形成特定的表面。
3
沉积
4
在硅片上沉积各种材料，如金属、氧化
物和多晶硅等，用于构建电路的不同部

• Strip Nitride layer - Phosophoric acid (磷酸) or plasma etch，选择性问题 • 薄的SiO2层，厚的Si3N4层，避免鸟喙(bird’s beak)的影响
8
2.3 N阱和P阱的形成
P-well Fabrication
• Photolithography (套刻) - Mask #2 pattern alignment and UV exposure - Rinse away non-pattern PR
Si,(100), P Type,25~50Ωcm
• -
Substrate selection: moderately high resistivity (25-50 ohm-cm) (100) orientation 1st Mask Photoresist P- type.
• spinning and baking @ 100º C (≈ 0.5 1.0 µ m)
16
2.5 前端或延伸区(LDD)的形成
目标：
•NMOS器件中的N-注入区 •PMOS器件中的P-注入区 •多晶硅栅的两侧形成侧壁隔离层的薄氧 化层
17
Extension (LDD) Formation NMOS
• Photolithography - Mask #7 pattern alignment and UV exposure - Rinse away non-pattern PR • Ion Implantation - P+ ion bombardment - 50keV for 5 × 1013cm-2 • Strip Photoresist LDD: • Lightly Doped Drain (轻掺杂漏) • Reduce short channel effects due to gate voltage magnitudes and electric fields • Source and Drain must be layered as NMOS:N+ N- P or PMOS: P+ P- N

1
1) 简化N阱CMOS 工艺演示
2
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
3
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
4
氧化层的刻蚀
光刻1，刻N阱掩膜版
5
N阱注入
光刻1，刻N阱掩膜版
6
形成N阱
N阱 P-SUB
7
氮化硅的刻蚀
二氧化硅
掩膜版
N阱
光刻2，刻有源区掩膜版

场氧的生长
二氧化硅
甘油
甘油
55
然后在表面氧化二氧化硅膜以减小后 一步氮化硅对晶圆的表面应力。
涂覆光阻(完整过程包括，甩胶→预 烘→曝光→显影→后烘→腐蚀→去除光 刻胶)。其中二氧化硅以氧化形成，氮化 硅LPCVD沉积形成(以氨、硅烷、乙硅烷 反应生成)。
56
光刻技术去除不想要的部分，此步骤为定 出P型阱区域。 (所谓光刻胶就是对光或电子束 敏感且耐腐蚀能力强的材料，常用的光阻液有 S1813,AZ5214等)。光刻胶的去除可以用臭氧烧 除也可用专用剥离液。氮化硅用180℃的磷酸去 除或含CF4气体的等离子刻蚀(RIE)。
31
多晶硅淀积
栅氧化层
多晶硅 N阱
32
光刻4，刻NMOS管硅栅， 磷离子注入形成NMOS管
NMOS管硅栅
用光刻胶做掩蔽 N阱
33
光刻5，刻PMOS管硅栅， 硼离子注入及推进，形成PMOS管
用光刻胶做掩蔽
PMOS管硅栅
N阱
34
磷硅玻璃淀积
磷硅玻璃 N阱
35
光刻6，刻孔、磷硅玻璃淀积回流 （图中有误，没刻出孔)
阈值电压调整注入 光刻3，VTP调整注入 光刻4，VTN调整注入

N-well P-diffusion N-diffusion Polysilicon
Metal contact
Top View or Layout VDD
GND
Cross-Section View
ppt课件
75
Process
field oxide
field oxide ppt课件
field oxide
ppt课件
68
RIE刻蚀出布线格局。以类似的方 法沉积第二层金属，以二氧化硅绝缘层 和介电层作为层间保 护和平坦表面作用。
ppt课件
69
为满足欧姆接触要求，布线工艺是在
含有5~10%氢的氮气中，在400~500℃温 度下热处理15~30分钟(也称成形forming)， 以使铝和硅合金化。最后还要定出PAD接 触窗，以便进行bonding工作。 (上述形成 的薄膜厚度的计算可采用光学衍射、倾斜 研磨、四探针法等方法测得)。
ppt课件
61
在表面重新氧化生成二氧化硅层， LPCVD沉积 氮化硅层，以光阻定出下一 步的field oxide区域。
ppt课件
62
在上述多晶硅层外围，氧化二氧化 硅层以作为保护。涂布光阻，以便利用 光刻技术进行下一步的工序。
ppt课件
63
形成NMOS，以砷离子进行植入形成源漏 极。 此工序在约1000℃中完成，不能采用铝栅 极工艺，因铝不能耐高温，此工艺也称为自对
ppt课件
1
1) 简化N阱CMOS 工艺演示
ppt课件
2
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
ppt课件
3
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版