集成电路设计学习思考题参考答案
- 格式:doc
- 大小:173.50 KB
- 文档页数:12
3篇3章习题解答浙大版集成电路课后答案第三章 反馈放大电路及应用题3.3.1 怎样分析电路中是否存在反馈?如何判断正、负反馈;动态、 静态反馈(交、直流反馈);电压、电流反馈;串、并联反馈?解:根据电路中输出回路和输入回路之间是否存在信号通路,可判断是否存在反馈。
利用瞬时极性法,可以判断正、负反馈:若反馈信号的引入使放大器的净输入量增大, 则为正反馈;反之为负反馈。
在静态条件下(v i =0)将电路画成直流通路,假设因外界条件(如环境温度)变化引起静态输出量变化,若净输入量也随之而变化,则表示放大器中存在静态反馈。
当v i 加入后,将电路画成交流通路,假定因电路参数等因素的变化而引起输出量变化,若净输入也随之而变化,则表示放大器中存在动态反馈。
利用反证法可判断电压、电流反馈。
假设负载短路后,使输出电压为零,若反馈量也随之为零,则是电压反馈;若反馈量依然存在(不为零),则是电流反馈。
在大多数电路中(不讨论个别例外),若输入信号和反馈信号分别加到放大电路的二个输入端上,则为串联反馈;若加到同一输入端上,则为并联反馈。
题3.3.2 电压反馈与电流反馈在什么条件下其效果相同,什么条件下效果不同?解:在负载不变的条件下,电压反馈与电流反馈效果相同;当负载发生变化时,则二者效果不同,如电压负反馈将使输出电压恒定,但此时电流将发生更大的变化。
题3.3.3 在图题3.3.3所示的各种放大电路中,试按动态反馈分析:(1)各电路分别属于哪种反馈类型?(正/负反馈;电压/电流反馈;串联/并联反馈)。
(2)各个反馈电路的效果是稳定电路中的哪个输出量?(说明是电流,还是电压) (4)若要求将图(f)改接为电压并联负反馈,试画出电路图(不增减元件)。
解:(1),(2) : (a)电压并联负反馈,稳定υo 。
(b)电流串联负反馈,稳定i o 。
(c)电流并联负反馈,稳定i o 。
(d)电压串联负反馈,稳定υo 。
(e)电压并联负反馈,稳定υo 。
第三章 反馈放大电路及应用题3.3.1 怎样分析电路中是否存在反馈?如何判断正、负反馈;动态、 静态反馈(交、直流反馈);电压、电流反馈;串、并联反馈?解:根据电路中输出回路和输入回路之间是否存在信号通路,可判断是否存在反馈。
利用瞬时极性法,可以判断正、负反馈:若反馈信号的引入使放大器的净输入量增大, 则为正反馈;反之为负反馈。
在静态条件下(v i =0)将电路画成直流通路,假设因外界条件(如环境温度)变化引起静态输出量变化,若净输入量也随之而变化,则表示放大器中存在静态反馈。
当v i 加入后,将电路画成交流通路,假定因电路参数等因素的变化而引起输出量变化,若净输入也随之而变化,则表示放大器中存在动态反馈。
利用反证法可判断电压、电流反馈。
假设负载短路后,使输出电压为零,若反馈量也随之为零,则是电压反馈;若反馈量依然存在(不为零),则是电流反馈。
在大多数电路中(不讨论个别例外),若输入信号和反馈信号分别加到放大电路的二个输入端上,则为串联反馈;若加到同一输入端上,则为并联反馈。
题3.3.2 电压反馈与电流反馈在什么条件下其效果相同,什么条件下效果不同?解:在负载不变的条件下,电压反馈与电流反馈效果相同;当负载发生变化时,则二者效果不同,如电压负反馈将使输出电压恒定,但此时电流将发生更大的变化。
题3.3.3 在图题3.3.3所示的各种放大电路中,试按动态反馈分析:(1)各电路分别属于哪种反馈类型?(正/负反馈;电压/电流反馈;串联/并联反馈)。
(2)各个反馈电路的效果是稳定电路中的哪个输出量?(说明是电流,还是电压) (4)若要求将图(f)改接为电压并联负反馈,试画出电路图(不增减元件)。
解:(1),(2) : (a)电压并联负反馈,稳定υo 。
(b)电流串联负反馈,稳定i o 。
(c)电流并联负反馈,稳定i o 。
(d)电压串联负反馈,稳定υo 。
(e)电压并联负反馈,稳定υo 。
(f)电压串联负反馈,稳定υo 。
集成电路版图设计习题答案第8章 MOS场效应晶体管【习题答案】1.请画出MOS晶体管的结构示意图。
答:2.请简述MOS晶体管各个版图层的作用。
●答:阱层(Well):阱层定义在衬底上制备阱的区域。
NMOS管制备在P型衬底上,PMOS管制备在N型衬底上。
一块原始的半导体材料,掺入的杂质类型只能有一种,即该衬底不是N型就是P型。
如果不对衬底进行加工处理的话,该衬底只能制备一种MOS晶体管。
CMOS集成电路是把NMOS晶体管和PMOS晶体管制备在同一个硅片衬底上,为了能够制造CMOS集成电路,需要对衬底进行处理,利用掺杂工艺在衬底上形成一个区域,该区域的掺杂类型和衬底的掺杂类型相反,这个区域就称为阱。
●有源区层(Active):有源区层的作用是在衬底上定义制作有源区的区域,该区域包括源区、漏区和沟道。
在衬底上淀积厚氧化层,利用光刻和刻蚀工艺在衬底上开窗口并把厚氧化层除去就可形成有源区,有源区之外的区域是场区。
显然,MOS管必须而且只能制备在有源区内。
●多晶硅层(Poly):多晶硅层的作用是定义制作多晶硅材料的区域。
最早的MOS集成电路制造工艺只能制备一层多晶硅,而现在已经有能够制备两层多晶硅的工艺了。
对于双层多晶硅工艺,第一层多晶硅主要用来制作栅极、导线和多晶硅—多晶硅电容的下极板,第二层多晶硅主要用来制作多晶硅电阻和多晶硅-多晶硅电容的上极板。
双层多晶硅工艺具有多晶硅1和多晶硅2这两个版图层。
●P+注入层和N+注入层(P+implant和N+ implant):P+注入层定义注入P+杂质离子的区域,而N+注入层定义注入N+杂质离子的区域。
由于NMOS晶体管和PMOS晶体管的结构相同,只是源漏区的掺杂类型相反。
同时,有源区层只是定义了源区、漏区和沟道的区域,却没有说明源区和漏区的掺杂类型。
P+注入层和N+注入层说明了注入杂质的类型,也就是说明了有源区的导电类型,实现了NMOS晶体管和PMOS晶体管的区分。
四篇 1章浙大版集成电路课后答案第一章信号发生电路题4.1.1 一个负反馈放大器产生自激振荡的相位条件为?AF?(2n?1)?,而正弦振荡器中的相位平衡条件是?AF?2n?,这里有无矛盾??F?F??1,而起振时,则要求A??1,这是为什么?题4.1.2 振荡器的幅度平衡条件为A题4.1.3 RC桥式正弦振荡器如图题4.1.3所示,其中二极管在负反馈支路内起稳幅作用。
(1)试在放大器框图A内填上同相输入端(+)和反相输入端(―)的符号,若A为μA741型运放,试注明这两个输入端子的管脚号码。
(2)如果不用二极管,而改用下列热敏元件来实现稳幅:(a)具有负温度系数的热敏电阻器;(b)具有正温度系数的钨丝灯泡。
试挑选元件(a)或(b)来替代图中的负反馈支路电阻(R1或R3),并画出相应的电路图。
解:(1) RC桥式正弦振荡器中,由于RC串并联网络在f=fo时,其相移φAF=0,为满足相位条件:φAF=φA+φF=0,放大器必须接成同相放大器,因此与RC串并联网络连接的输入端为(+),与负反馈支路连接的输入端为(-),若A为A741,其管脚号为:反相输入端为2,同相输入端为3。
(2) (a)负温度系数的热敏电阻取代R3; (b)正温度系数的钨丝灯泡取代R1。
图题4.1.3题4.1.4 试用相位平衡条件判别图题4.1.4所示各振荡电路。
(1)哪些可能产生正弦振荡,哪些不能?(注意耦合电容Cb、Ce在交流通路中可视作短路。
)(2)对哪些不能满足相位平衡条件的电路,如何改变接线使之满足相位平衡条件?(用电路图表示。
)解:(1) 不满足相位平衡条件。
(2) 电路(b)中,通过切环与瞬时极性法,可判断该电路不满足相位平衡条件。
而将反馈信号引入T1基极时,即可满足相位平衡条件。
(3) 由电路(c)中的瞬时极性可知,该电路满足相位平衡条件。
图题4.1.4题4.1.5 电路如图题4.1.5所示,稳压管Dz起稳幅作用,其稳定电压±VZ=±6V。
第9章集成电路版图设计实例【习题答案】1.版图设计关于数字地和模拟地的考虑事项是什么?答:一般的模拟集成电路中,通常既有数字信号又有模拟信号,数字信号和模拟信号之间容易发生干扰。
在版图设计过程中,还要考虑地噪声对电路的影响。
即在整体版图的设计中,需着重考虑电路噪声问题,按照尽量降低噪声的原则进行电路的整体布局。
首先,在总体版图的布局上,尽量将数字部分远离模拟部分,如果总体电路中模拟部分偏多,则在版图设计中将数字部分放在靠边的位置,而且把模拟部分中最容易被数字干扰的部分放到离数字部分最远的位置,同时在数字部分和模拟部分中间用接地的衬底接触来进行隔离,反之亦然。
其次,采用隔离环设计,对每个单元模块都用一层接地的衬底接触,一层接电源的N阱构成的隔离环来进行隔离。
对于整个模拟部分和数字也分别采用相同的隔离环隔离,数字电路的隔离环可以吸收数字电路的衬底噪声,从而可以减少通过衬底串扰到模拟电路的衬底噪声。
隔离环包的层数越多,理论上吸收衬底噪声效果越好。
但是要避免数字电路的p隔离环紧靠模拟电路的p型隔离环,因为在这种情况下数字地的噪声会串扰到模拟地。
从而使模拟地受到干扰。
最后,除了数字模块之外的其它单元模块尽量将距离缩短,这样一方面能尽量地减少互连线经过别的区域引入噪声,同时也能降低引线过长引起电压信号的衰减。
2.总结自己的版图设计技巧和经验。
3. 共质心MOS管设计时的注意事项是什么?答:低精度要求可采用一维共质心,高精度要求必须采用二维共质心。
共质心设计时需保证MO管的对称性和电流通路的对称性。
4. 静电保护的种类以及版图设计注意事项。
答:常用的二极管式的静电保护分为两种方式,一种是用MOS晶体管连接成二极管形式的静电保护,一种利用CMOS工艺中二极管的静电保护。
在MOS型静电保护版图设计中,主要考虑以下几点:●MOS管要分成多个管,叉指结构,以便形成多支路共同放电。
●因为放电瞬间流经MOS管的电流特别大,构成整个放电通路的任何导线的宽度一定要有足够保证,而且CMOS工艺对于每个接触孔能通过的电流密度还有要求,因此还要保证放电通路导线上孔的数目应尽量多。
思考题1、将硅单晶棒制作成硅片包括哪些工序?切断、滚磨、定晶向、切片、倒角、研磨、腐蚀、抛光、清洗、检验。
2、切片可决定晶片的哪四个参数?晶向、厚度、斜度、翘度和平行度。
3、硅单晶片研磨后为何要清洗?硅片清洗的重要性:硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键,形成表面附近的自由力场,极易吸附各种杂质,如颗粒、有机杂质、无机杂质、金属离子等,造成磨片后的硅片易发生变花发蓝发黑等现象,导致低击穿、管道击穿、光刻产生针孔,金属离子和原子易造成pn结软击穿,漏电流增加,严重影响器件性能与成品率4、硅片表面吸附杂质的存在形态有哪些?对这些形态按何种顺序进行清洗?被吸附杂质的存在状态:分子型、离子型、原子型清洗顺序:去分子-去离子-去原子-去离子水冲洗-烘干、甩干5、硅片研磨及清洗后为何要进行化学腐蚀?腐蚀方法有哪些?工序目的:去除表面因加工应力而形成的损伤层及污染腐蚀方式:喷淋及浸泡6、CMP包括哪2个动力学过程?控制参数有哪些?包括:边缘抛光:分散应力,减少微裂纹,降低位错排与滑移线,降低因碰撞而产生碎片的机会。
表面抛光:粗抛光,细抛光,精抛光7、集成电路制造过程中常用的1号、2号、3号清洗液组成是什么?各有什么用途?8、硅气相外延工艺采用的衬底不是准确的晶向,通常偏离(100)或(111)等晶向一个小角度,为什么?为了得到原子层台阶和结点位置,以利于表面外延生长。
9、外延层杂质的分布主要受哪几种因素影响?外延温度,衬底杂质及其浓度,外延方法,外延设备等因素影响。
10、异质外延对衬底和外延层有什么要求?1. 衬底与外延层不发生化学反应,不发生大量的溶解现象;2.衬底与外延层热力学参数相匹配,即热膨胀系数接近。
以避免外延层由生长温度冷却至室温时,产生残余热应力,界面位错,甚至外延层破裂。
3.衬底与外延层晶格参数相匹配,即晶体结构,晶格常数接近,以避免晶格参数不匹配引起的外延层与衬底接触的界面晶格缺陷多和应力大的现象。
第一章绪论1.请叙述系统集成的概念、目的以及所涉及关键技术。
所谓系统集成,就是通过结构化的综合布线系统和网络技术,将各个分离的产品、功能和信息等集成到相互关联的、统一和协调的系统之中,使资源达到充分共享,发挥整体效益,以达到整体性能最优。
系统集成优点是使所要达到的目标-整体性能最优,所有部件和成分合在一起后不但能工作,而且所组成全系统具有低成本的、高效率的、性能匀称的、可扩充性和可维护的特点。
系统集成是一种新兴技术与服务方式,是近年来国际信息服务业中发展势头最猛的一个行业。
系统集成包括功能集成、网络集成、软件界面集成等多种集成技术。
具体涉及到不同信息在集成系统各层次上的融合、各不同层次的总体配臵、信息流的分配与控制、系统的优化及多目标优化与决策、系统的建模、系统接口和操作系统的设计以及系统的可靠性等关键技术。
2.什么是负载效应?如何消除测量系统的负载效应?负载效应广义概念是指某一系统(或环节)后接另一系统(或环节),由于其相互作用和影响而产生的种种现象。
两个环节连接,系统前后环节之间发生能量交换会产生如下现象:①两系统连接处甚至整个系统的状态和输出都发生变化;②两系统共同构成一个新系统,会保留原两系统的主要特征,但与原系统直接串联或并联后的特征不一致。
负载效应狭义概念是由于负载变化而引起输出稳定量变化的效应。
测量系统的负载效应指测量系统与被测对象之间、测量系统内部各环节之间互相联接相互作用而产生的现象。
接入测量装臵,形成被测对象负载,故尽量采用非接触传感方式减少负载效应;后接环节总是成为前面环节的负载,并对前面环节的工作状态产生影响。
减少其负载效应措施包括:①后接环节提高后续环节(负载)输入阻抗;②在原来两个相联接的环节中,插入高输入阻抗、低输出阻抗放大器,减小吸取前面环节能量,减小承受后一环节后电压输出变化,减轻总的负载效应; ③使用反馈或零点测量原理,使后面环节几乎不从前环节吸取能量。
第二章集成系统传感器选择3.如何理解传感器发展的微型化、智能化、多功能化、集成化特点?⑴传感器微型化指传感器尺寸极度缩小,如敏感元件的尺寸从微米级到毫米级、甚至达到纳米级,主要采用精密加工、微电子以及微机电系统技术。
第四章 功率变换电路题 一双电源互补对称电路如图题所示,设已知V CC =12V ,R L =16Ω,v I 为正弦波。
求:(1)在三极管的饱和压降V CES 可以忽略不计的条件下,负载上可能得到的最大输出功率Pom=?;(2)每个管子允许的管耗P Cm 至少应为多少?(3)每个管子的耐压|V (BR)CEO |应大于多少? 图题解:(1) 负载上可能得到的最大输出电压幅度V om =12V (W 5.416212222=⨯==L om om R V P ) (2) (W)9.02.0(max)==om CM p P ∴CM P ≥(3) CEO BR V )(≥24V题 在图题所示的OTL 功放电路中,设R L =8Ω,管子的饱和压降|VCES |可以忽略不计。
若要求最大不失真输出功率(不考虑交越失真)为9W ,则电源电压V CC 至少应为多大?(已知v i 为正弦电压。
)图题解:W 982)21(2)21(22(max)=⨯==CC L CC om V R V P V CC =24(V)∴电源电压V CC 至少24V题 OTL 放大电路如图题所示,设T 1、T 2特性完全对称,v i 为正弦电压,V CC =10V ,R L =16Ω。
试回答下列问题:(1)静态时,电容C 2两端的电压应是多少?调整哪个电阻能满足这一要求?(2)动态时,若输出电压波形出现交越失真,应调整哪个电阻?如何调整?(3)若R 1=R 3=Ω,T 1、T 2管的β=50,|V BE |=,Pcm=200mW,假设D 1、D 2、R 2中任意一个开路,将会产生什么后果?图题解:(1) 静态时,电容C 2两端的电压应为5V 。
调整R 1、R 3,可调整上、下两部分电路的对称性,从而使C 2两端电压为5V 。
(2) 若出现交越失真,应调大R 2,使b 1b 2间电压增大,提供较大的静态电流。
(3) 若D 1、D 2、R 2中任意一个开路,则(mA)58.322121=-==R V V I I BE CCB B I C1=I C2=βI B1=179(mA)P C =I C1·V CE =I C1·5V=895(mW)>Pcm,∴功率管会烧坏。
第一章 放大电路的动态和频响分析题3.1.1 对于放大电路的性能指标,回答下列问题:(1) 已知某放大电路第一级的电压增益为40dB ,第二级的电压增益为20dB ,总的电压增益为多少dB ?(2) 某放大电路在负载开路时输出电压为4V ,接入3 k Ω的负载电阻后输出电压降为3V ,则该放大电路的输出电阻为多少?(3) 为了测量某CE 放大电路的输出电压,是否可以用万用表的电阻档直接去测输出端对地的电阻?解:(1) 60 dB ;(2) 1 k Ω;(3) 不可以。
题3.1.2 一学生用交流电压表测得某放大电路的开路输出电压为4.8V ,接上24 k Ω的负载电阻后测出的电压值为4V 。
已知电压表的内阻为120 k Ω。
求该放大电路的输出电阻R o 和实际的开路输出电压V oo 。
解:由题意列方程组: 420208.4120120=+⋅=+⋅o DD o BB R V R V解得:V 5k 5=Ω=OO o V R ,题3.1.3 在图题3.1.3所示CS 放大电路中,已知静态工作点为V GSQ =-0.5V ,I DQ =2mA ,V DSQ=5V ,R s =3k Ω。
设电压放大倍数为vA =-20,发生截止失真时输出电压的正向幅值为5V ,发生饱和失真时输出电压的负向幅值为3V 。
(1) 当输入信号为v i =0.1sin ωt (V)时,画出g 、d 点的电压波形v G 、v D ,并标出峰、谷电压的大小;(2) 当输入信号为v i =0.3sin ωt (V)时,画出g 、d 点的电压波形v G 、v D ,并标出峰、谷电压的大小。
图题3.1.3解:(1) 当v i =0.1sin ωt (V)时,栅极的静态电压为:V 5.5325.0=⨯+-=+=s DQ GSQ GQ R I V V栅极的瞬态电压为:(V)t 0.1sin 5.5ω+=+=i GQ G v V v漏极的瞬态电压为:(V) sin 211sin 1.0)20(325t t v A R I V v V v V v iv s DQ DSQ o DQ d DQ D ω-=ω⨯-+⨯+=++=+=+=因此,v G 、v D 电压波形如图3.1.3(a )所示。
CH11.按规模划分,集成电路的发展已经经历了哪几代?它的发展遵循了一条业界著名的定律,请说出是什么定律?晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。
MOORE定律2.什么是无生产线集成电路设计?列出无生产线集成电路设计的特点和环境。
拥有设计人才和技术,但不拥有生产线。
特点:电路设计,工艺制造,封装分立运行。
环境:IC产业生产能力剩余,人们需要更多的功能芯片设计3.多项目晶圆(MPW)技术的特点是什么?对发展集成电路设计有什么意义?MPW:把几到几十种工艺上兼容的芯片拼装到一个宏芯片上,然后以步行的方式排列到一到多个晶圆上。
意义:降低成本。
4.集成电路设计需要哪四个方面的知识?系统,电路,工具,工艺方面的知识CH21.为什么硅材料在集成电路技术中起着举足轻重的作用 ?原材料来源丰富,技术成熟,硅基产品价格低廉2.GaAs和InP材料各有哪些特点? P10,11 3.怎样的条件下金属与半导体形成欧姆接触?怎样的条件下金属与半导体形成肖特基接触?接触区半导体重掺杂可实现欧姆接触,金属与掺杂半导体接触形成肖特基接触4.说出多晶硅在CMOS工艺中的作用。
P13 5.列出你知道的异质半导体材料系统。
GaAs/AlGaAs, InP/ InGaAs, Si/SiGe, 6.SOI材料是怎样形成的,有什么特点?SOI绝缘体上硅,可以通过氧隔离或者晶片粘结技术完成。
特点:电极与衬底之间寄生电容大大减少,器件速度更快,功率更低7. 肖特基接触和欧姆型接触各有什么特点?肖特基接触:阻挡层具有类似PN结的伏安特性。
欧姆型接触:载流子可以容易地利用量子遂穿效应相应自由传输。
8. 简述双极型晶体管和MOS晶体管的工作原理。
P19,21CH31.写出晶体外延的意义,列出三种外延生长方法,并比较各自的优缺点。
意义:用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。
外延方法:液态生长,气相外延生长,金属有机物气相外延生长2.写出掩膜在IC制造过程中的作用,比较整版掩膜和单片掩膜的区别,列举三种掩膜的制造方法。
集成电路思考题思考题1、将硅单晶棒制作成硅⽚包括哪些⼯序?切断、滚磨、定晶向、切⽚、倒⾓、研磨、腐蚀、抛光、清洗、检验。
2、切⽚可决定晶⽚的哪四个参数?晶向、厚度、斜度、翘度和平⾏度。
3、硅单晶⽚研磨后为何要清洗?硅⽚清洗的重要性:硅⽚表⾯层原⼦因垂直切⽚⽅向的化学键被破坏成为悬挂键,形成表⾯附近的⾃由⼒场,极易吸附各种杂质,如颗粒、有机杂质、⽆机杂质、⾦属离⼦等,造成磨⽚后的硅⽚易发⽣变花发蓝发⿊等现象,导致低击穿、管道击穿、光刻产⽣针孔,⾦属离⼦和原⼦易造成pn结软击穿,漏电流增加,严重影响器件性能与成品率4、硅⽚表⾯吸附杂质的存在形态有哪些?对这些形态按何种顺序进⾏清洗?被吸附杂质的存在状态:分⼦型、离⼦型、原⼦型清洗顺序:去分⼦-去离⼦-去原⼦-去离⼦⽔冲洗-烘⼲、甩⼲5、硅⽚研磨及清洗后为何要进⾏化学腐蚀?腐蚀⽅法有哪些?⼯序⽬的:去除表⾯因加⼯应⼒⽽形成的损伤层及污染腐蚀⽅式:喷淋及浸泡6、CMP包括哪2个动⼒学过程?控制参数有哪些?包括:边缘抛光:分散应⼒,减少微裂纹,降低位错排与滑移线,降低因碰撞⽽产⽣碎⽚的机会。
表⾯抛光:粗抛光,细抛光,精抛光7、集成电路制造过程中常⽤的1号、2号、3号清洗液组成是什么?各有什么⽤途?8、硅⽓相外延⼯艺采⽤的衬底不是准确的晶向,通常偏离(100)或(111)等晶向⼀个⼩⾓度,为什么?为了得到原⼦层台阶和结点位置,以利于表⾯外延⽣长。
9、外延层杂质的分布主要受哪⼏种因素影响?外延温度,衬底杂质及其浓度,外延⽅法,外延设备等因素影响。
10、异质外延对衬底和外延层有什么要求?1. 衬底与外延层不发⽣化学反应,不发⽣⼤量的溶解现象;2.衬底与外延层热⼒学参数相匹配,即热膨胀系数接近。
以避免外延层由⽣长温度冷却⾄室温时,产⽣残余热应⼒,界⾯位错,甚⾄外延层破裂。
3.衬底与外延层晶格参数相匹配,即晶体结构,晶格常数接近,以避免晶格参数不匹配引起的外延层与衬底接触的界⾯晶格缺陷多和应⼒⼤的现象。
第一章:1 第一只晶体管发明是在哪个国家?哪个实验室?发明人是谁?答:美国Bell实验室肖克莱2 第一片IC发明是在哪个国家?哪个公司?发明人是谁?答:美国TI公司Kilby3 按规模分类IC有几种?简要说明每种类型的集成度?答4 按功能分类IC有几种?简要说明每种类型的特征?答:①数字电路:它是指处理数字信号的集成电路,即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路。
由于这些电路都具有某种特定的逻辑功能,因此也称它为逻辑电路。
根据它们与输入信号时序的关系,又可以将该类集成电路分为组合逻辑电路和时序逻辑电路。
②模拟电路:它是指处理模拟信号(连续变化的信号)的集成电路。
模拟集成电路又可以分为线性和非线性集成电路。
③数字模拟混合电路:既包含数字电路,又包含模拟电路的新型电路称为数模混合集成电路。
5 按器件结构分类IC有几种?简要说明每种类型的特征?答:①单片集成电路:它是指电路中所有的元器件都制作在同一块半导体基片上的集成电路。
这是最常见的一种集成电路,在半导体集成电路中最常用的半导体材料是硅,除此之外,还有GaAs等半导体材料。
1.双极型:这种电路采用的有源器件是双极晶体管,这正是取名为双极集成电路的原因。
双极晶体管是由于它的工作机制依赖于电子和空穴两种类型的载流子而得名。
分为两种类型:NPN型双极集成电路PNP型双极集成电路优点速度高,驱动能力强;缺点是功耗较大,集成度低。
2.MOS型:这种电路中所用的晶体管为MOS晶体管,故取名为MOS集成电路。
MOS晶体管是由金属-氧化物-半导体结构组成的场效应晶体管,它主要靠半导体表面电场感应产生的导电沟道工作。
分为三种类型:NMOS;PMOS;CMOS(互补MOS)功耗低,集成度高,随着特征尺寸的缩小,速度也可以很高。
3.BiMOS型:同时包括双极和MOS晶体管的集成电路为BiMOS集成电路。
BiMOS集成电路综合了双极和MOS器件两者的优点,但这种电路具有制作工艺复杂的缺点。
题2.4.18 试用负边沿JK 触发器和“与-或-非”门构成一个四位数码并行寄存和一个四位数码串行输入右移移位寄存器。
解:令C 是并行寄存数据和实现右向移位操作的控制端,其用JK 触发器构成的框图如图所示:令C=1并行存数,C=0时为右移串入后,得出各组合电路的逻辑函数,现以1J 3和1K 3函数为例,列出真值表,求出函数式,其它式子也照此类推。
输 入 输 出 C Q 2 D 3 1J 3 1K 30 0 0 0 1 0 0 1 0 1 0 1 0 1 0 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 0 1 1 1 11 0233311Q C CD K J +==122211Q C CD K J +==011111Q C CD K J +==SRD C CD K J +==00011由四个函数式画出的电路图如图所示:题2.4.19 图题2.4.19是一个实现串行加法的电路图,被加数11011及加数10111已分别存入二个五位被加数和加数移位寄存器中。
试分析并画出在六个时钟脉冲作用下全加器输出S i 端、进位触发器Q 端以及和数移位寄存器中左边第一位寄存单元的输出波形(要求时间一一对应)。
1D 2D 3DFF3 FF2 FF1 FF0 SR D 1J C1 1K 组合 逻辑电路 1JC1 1K 组合 逻辑电路1J C1 1K 组合 逻辑电路 1J C1 1K 组合 逻辑电路 CP0D0Q 1Q 2Q 3Q C D 1 D S1J QC11K11J Q C11K11J Q C11K11J Q C11K1CPC Q 3Q 2Q 1Q 0D 3 D 2 D 0≥1 &≥1 &≥1 &≥1 &图题2.4.19解:解该题时,注意全加器是一个合逻辑电路,而移位寄存器和触发器是一个时序电路,要注意时序关系。
其波形如图:题2.4.20 (1)试分析图题2.4.20(a)、(b)所示计数器的模是多少?采用什么编码进行计数?(2)若计数脉冲频率f CP 为700Hz 时,从Q 2端、Q 0端输出时的频率各为多少?图题2.4.20解:分析计数器电路有多种方法,列表法:以CP 为顺序,依次列出触发器的初态、输入,和次态,可以得出结论。
集成作业(三)
通二赵庆超 20071201297
1.写出晶体外延的意义,列出三种外延生长方法,并比较各自的优缺点。
外延生长的意义在于其可以用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层,外延生长后的衬底适合于制作有各种要求的器件与IC,且可进行进一步处理,此外,人们可以采用不同的外延生长工艺制造出不同的材料系统。
外延生长方法分为:①液态生长优点:简单廉价。
缺点:外延层质量不高。
②气相外延生长优点:外延层纯度高,电学特性好。
缺点:条件苛刻,需要较高温度。
③分子束外延生长优点:可以控制生长过程以及掺杂的浓度和深度。
缺点:产量偏低
2写出光刻的作用,光刻有哪两种曝光方式?
光刻的作用是把掩模上的图形转换为晶圆上的器件结构。
其曝光方式有接触与非接触两种方式。
集成电路版图设计习题答案第1章半导体器件理论基础【习题答案】1.如何理解本征半导体和掺杂半导体材料的导电机理。
答:本征半导体就是一块没有杂质和缺陷的半导体,其晶格结构是完美的,在其内部除了硅原子外没有其它任何原子,因此是纯净的。
在绝对零度附近,本征半导体的共价键是完整的、饱和的,无本征激发,自然没有电子和空穴;当温度升高时,本征激发过程产生了电子和空穴,这些本征载流子的浓度虽然很低,但仍然可以导电。
在杂质半导体材料中,由于掺入杂质的数量远大于硅的本征载流子浓度,因此这些半导体材料的导电性不是由本征激发产生的载流子决定,而是受控于材料中所掺入的杂质(包括杂质的数量和类型)。
在半导体中可以掺入各种各样的杂质,但为了更好的控制半导体材料的导电性,通常掺入元素周期表中的III、V族元素。
杂质半导体的导电能力通常高于本征半导体。
2.如何理解空穴的导电机理。
答:空穴的导电作用如下图所示。
在下图中,位置(1)有一个空穴,它附近的价键上的电子就可以过来填补这个空位,例如从位置(2)跑一个价键电子到位置(1)去,但在位置(2)却留下了一个空位,相当于空穴从位置(1)移动到位置(2)去了。
同样,如果从位置(3)又跑一个电子到位置(2)去,空穴就又从位置(2)跑到位置(3),……。
如果用虚线箭头代表空穴移动的方向,实线箭头代表价键电子移动的方向,就可以看出,空穴的移动可以等效于价键电子在相反方向的移动。
图空穴的导电作用3.简述PN结的结构与导电特性。
答:在一块半导体材料中,如果一部分是N型区,另一部分是P型区,那么在N型区和P型区的交界面处就形成了PN结(简称为结)。
当P型区和N型区相接触时,一些空穴就从P型区扩散到N型区中。
同样,一些电子也从N型中扩散到P型区中。
扩散的结果是在N型区和P型区的交界面处的两侧形成了带正、负电荷的区域,称为空间电荷区。
在空间电荷区内由于存在正负离子将形成电场,这个电场称为自建电场,电场的方向从N型区指向P型区。
集成电路设计学习思考题参考答案参考答案一、概念题:1、微电子学:主要是研究电子或离子在固体材料中的运动规律及应用,并利用它实现信号处理功能的科学,是电子学的分支,其目的是实现电路和系统的集成,这种集成的电路和系统又称为集成电路和集成系统。
2、集成电路:(Integrated Circuit,缩写为IC)是指通过一系列特定的加工工艺,将多个晶体管、二极管等有源器件和电阻、电容器等无源器件,按照一定的电路连接集成在一块半导体单晶片(如硅或GaAs等)或者说陶瓷等基片上,作为一个不可分割的整体执行某一特定功能的电路组件。
3、综合:从设计的高层次向低层次转换的过程,它是在给定了电路应实现的功能和实现此电路的约速条件(如速度、功耗、成本、电路类型等),找到满足上述要求的目标结构的过程。
如果是靠人工完成,通常简单地称之为设计;而依靠EDA 工具自动生成,则称之为综合。
4、模拟验证:指对实际系统加以抽象,提取其模型,输入计算机,然后将外部激励信号施加于此模型,通过观察模型在激励信号作用下的反应,判断该系统是否实现预期的功能。
5、计算机辅助测试(CAT)技术:把测试向量作为测试输入激励,利用故障模拟器,计算测试向量的故障覆盖率,并根据获得的故障辞典进行故障定位的技术。
6、图形转换技术:是指将掩膜板上设计好的图形转移到硅片上的技术,包括光刻与刻蚀技术。
7、薄膜制备技术:指通过一定的工序,在衬底表面生产成一层薄膜的技术,此薄膜可以是作为后序加工的选择性的保护膜,作为电绝缘的绝缘膜,器件制作区的外延层,起电气连接作用的金属膜等。
8、掺杂:是指将需要的杂质掺入特定的半导体区域中以达到改变半导体电学性质,形成PN结、电阻、欧姆接触等各种结构的目的。
9、系统功能设计:是最高一级的设计,主要是指根据所设计系统的要求(包括芯片的功能、性能、尺寸、功耗等),进行功能划分和数据流、控制流的设计,完成功能设计。
10、逻辑设计:是指确定满足一定逻辑功能的由逻辑单元组成的逻辑结构,其输出一般是网表和逻辑图。
集成电路设计学习思考题参考答案参考答案一、概念题:1、微电子学:主要是研究电子或离子在固体材料中的运动规律及应用,并利用它实现信号处理功能的科学,是电子学的分支,其目的是实现电路和系统的集成,这种集成的电路和系统又称为集成电路和集成系统。
2、集成电路:(Integrated Circuit,缩写为IC)是指通过一系列特定的加工工艺,将多个晶体管、二极管等有源器件和电阻、电容器等无源器件,按照一定的电路连接集成在一块半导体单晶片(如硅或GaAs等)或者说陶瓷等基片上,作为一个不可分割的整体执行某一特定功能的电路组件。
3、综合:从设计的高层次向低层次转换的过程,它是在给定了电路应实现的功能和实现此电路的约速条件(如速度、功耗、成本、电路类型等),找到满足上述要求的目标结构的过程。
如果是靠人工完成,通常简单地称之为设计;而依靠EDA 工具自动生成,则称之为综合。
4、模拟验证:指对实际系统加以抽象,提取其模型,输入计算机,然后将外部激励信号施加于此模型,通过观察模型在激励信号作用下的反应,判断该系统是否实现预期的功能。
5、计算机辅助测试(CAT)技术:把测试向量作为测试输入激励,利用故障模拟器,计算测试向量的故障覆盖率,并根据获得的故障辞典进行故障定位的技术。
6、图形转换技术:是指将掩膜板上设计好的图形转移到硅片上的技术,包括光刻与刻蚀技术。
7、薄膜制备技术:指通过一定的工序,在衬底表面生产成一层薄膜的技术,此薄膜可以是作为后序加工的选择性的保护膜,作为电绝缘的绝缘膜,器件制作区的外延层,起电气连接作用的金属膜等。
8、掺杂:是指将需要的杂质掺入特定的半导体区域中以达到改变半导体电学性质,形成PN结、电阻、欧姆接触等各种结构的目的。
9、系统功能设计:是最高一级的设计,主要是指根据所设计系统的要求(包括芯片的功能、性能、尺寸、功耗等),进行功能划分和数据流、控制流的设计,完成功能设计。
10、逻辑设计:是指确定满足一定逻辑功能的由逻辑单元组成的逻辑结构,其输出一般是网表和逻辑图。
11、电路设计:是指根据所要求的电路性能,例如:速度、功耗、电源电压、逻辑操作类型、信号电平的容限、电路工作频率、放大倍数等确定电路的结构和各元器件的参数;同时应考虑工艺上可能发生的偏差和使用时温度的变化等,使设计的电路仍然能达到规定的性能。
12、版图设计:是根据逻辑与电路功能和性能要求以及工艺条件的限制(如:线宽、间距、制版设备所允许的基本图形等),设计集成电路制造过程中必需的光刻掩膜版图。
版图设计与集成电路制造工艺技术紧密相连,是集成电路设计的最终目标。
13、全定制法:是一种基于晶体管级的设计方式。
设计者使用版图编辑工具,从晶体管的版图尺寸,位置及互连线开始设计。
要求设计者对电路、逻辑、结构等各个层次进行精心的设计。
14、定制法(又称库单元法):是一种基于事先精心设计并存在单元库中的单元电路而设计的方法。
在设计时,设计者根据电路要求,从库中调出所需单元电路和压焊块,进行自动布局和布线,最后得到被设计电路的掩膜版图。
15、模块编译法:它是一种基于全自动的设计方法,先对设计模块的性能进行描述,再通过编译直接得到该电路的掩膜版图。
16、逻辑单元阵列法:又被称为FPGA(现场可编程门阵列),是主要的在系统可编程技术实现的物理基础。
它是直接可以从市场上购得FPGA产品,经设计人员通过开发工具对其进行“编程”来实现特定的逻辑功能。
它内部配置有:可编程的逻辑功能模块,可编程的连续资源和可编程输入/输出功能模块。
17、逻辑扇出:指电路与之连接的全同反相器负载的数目为电路的扇出。
电路能驱动最多的全同反相器的数目,称为最大扇出数。
18、4:1反向器尺寸设计规则:在NMOS反相器设计时,为使反相器转移特性曲线具有好的对称性种好的噪声容限,上、下两晶体管的几何尺寸比41122WLWL的比例是一个优化值。
常称为反相器的4:1规则,M 2称上拉晶体管,使高电平接近V DD ,M 1下拉晶体管,使低电平接近于0V 。
二、填空题:1、要制造一块集成电路,需要经过集成电路设计、掩膜版制造、原始材料制造、芯片加工、封装、测试 等几道工序。
2、典型双极性工艺制造芯片主要包括的三类关键技术:图形转换技术、薄膜制造技术、掺杂技术。
3、光刻包括:光刻胶、掩膜板、光刻机三要素。
4、集成电路设计过程:主要包括系统功能设计、逻辑、电路设计、版图设计 等。
集成电路设计的最终输出结果是掩膜版图,通过制版和工艺流片可以得到所需要的集成电路。
5、恒流源电路在模拟集成电路中应用极为广泛,它的主要用途有二个:一是用作有源负载;二是给电路中各个晶体管以稳定的正确的工作点。
6、集成运放的内部电路组成原理框图如下图所示,请填入个模块的功能。
三、电路分析:1、如右图是运算放大器输出端的一种保护电路, 试对其工作原理作出定性分析。
答:右图是三极管保护电路,由T 3,T 4,R e1,R e2组成,T 3,T 4是保护三极管,R e1, R e2为取样电阻,保护原理与二极管基本相同,正向工作时,如某原因使R e1过流I e1↑, 当I e1R e1=V be3时,T 3管导通,T 3管即分流 了T 1管基极驱动电流,使T 1管的电流I e1↓,V 0因此通过T 1管的电流被限制在:同理,负向工作时,通过T 2管的电流被限制在:。
2、分析下图中以a 、b 为输入端,x 为输出端时的电路功能。
分析:对图(1) 分析:对图(2)ba X += ab X =2、分析下图中以a 、b 为输入端,x 为输出端时的电路功能。
(1)(2)(1)(2)分析:对图(1)分析:对图(2)X==abX+ba四、简答题:1、试简述评价集成电路的主要性能指标及其含义。
答:主要性能:集成度、集成电路的功耗延迟积(优值)、特征尺寸。
集成度:每块集成电路芯片中包含的元器件数目;优值:(功耗延迟积):是指电路的延迟时间与功耗相乘,该参数是衡量集成电路性能的重要参数。
功耗延迟积越小,即集成电路的速度越快或功耗越低,性能越好。
特征尺寸:通常是指集成电路中半导体器件的最小尺度,如MOSFET的最小沟道长度或双极晶体管中最小基区宽度,这是衡量集成电路加工和设计水平的重要参数。
特征参数越小,加工精度越高,可能达到的集成度越大,性能越好。
2、试简述集成电路设计规划的内容。
答:集成电路设计规划的内容是:在考虑器件正常工作的条件下,根据实际工艺水平(包括光刻水平、刻蚀能力、对准容差等)和成品率的要求,给出一组同一工艺层及不同工艺层之间几何尺寸的限制,主要包括线宽、间距、覆盖、露头、凹口、面积等规则,分别给出它们的最小值,以防止掩膜图形的断裂、连接和一些不良物理效应的出现。
3、试简述集成电路的设计思路及其含义。
答:集成电路的设计思路:分层分级设计和模块化设计。
模块化设计:把一个集成电路看作是由许多相关模块(或称单元)组成的。
分层分级设计:将一个复杂集成电路系统的设计问题分解为单元复杂性较低的设计级别,而且这个级别还可以再分解到单元复杂性更低的设计级别;这样一直继续到使最终的设计级别的单元复杂性足够低,能相当容易地由这一级设计出的单元逐级组织起复杂的系统。
4、试简述数字集成电路延迟的含义。
答:数字电路的延迟主要由两部分组成:门延迟和互连线延迟。
门延迟:信号从逻辑门的输入传送到同一门的输出所需的时间,是决定诸如TTL类和NMOS类的逻辑能力的最重要参数。
互连线的延迟:集成电路内部门到门的连接线延迟,数字系统内部的集成电路的封装连接延迟,印制线路板连接以及底板背面——正面的连接造成的延迟。
五、计算题:1、有源电阻分压器,如右图表示用一个n沟MOS有源电阻和一个p沟MOS有源电阻产生一个直流电压Vout。
若VDD=5V,VSS=-5V,I=50μA。
求Vout=1V时,M 1和M2的W/L比值。
设VTN =+0.75V,VTP=-0.75V;K’N =24μA/V2,K’P=8μA/V2。
解:两管的衬底都分别接到它们的源极以使它们的体效应不产生影响。
由于V GD=0,两管都处于饱和状态。
因为流过两管的电流必须相同,又电压VDS1和VDS2已经给定,依:图有源电阻分压器[]。
L W M LW M L W K I ML W K I MV V V V A I I V V LW K I I P D N D DSDS D D T DS D 55.0;15.0)75.0(42:;75.062:1415651,10501)(2212222221111216212'==--'=-'==-==--=⨯==-==-的的得:)()式有:代入()(),()(由图知:)(2、右图为一种开关电容实现集成电路电阻设计 的电路图。
设开关频率为f S =100KHZ ,要模拟一 只10M Ω的电阻,求电容器的电容?解:当时钟φ为高电平时,MOS 管M 1导通,而 φ为低电平,M 2截止。
这时电容C 1通过开关管M 1存储电荷,其电荷量为Q 1=C 1V 1;当时钟φ为低电平时,M 1截止,M 2导通,电容C 1上储存的电荷通过M 2向V 2端传送。
这样在一个时钟周期内,从V 1端径电容C 1向V 2端传送的电荷量为 △Q=C 1(V 1-V 2)则单位时间内,由V 1端送到V 2端的平均电荷量,即电流的大小为:)(211V V T C T Q I SS-=∆=式中:T S 为时钟信号φ的周期。
则V 1V 2两端之间可以等效为一个电阻器,其阻值大小为:1211C f CT IV V R s S eq ==-=将已知数据代入上式,的C 1=1Pf 。
I+oφ3、右图为一种开关电容实现集成电路电阻设计 的电路图。
设开关频率为f S =50KHZ ,要模拟一 只20M Ω的电阻,求电容器的电容?解:当驱动时钟φ为高电平时,开关S1闭合,S2断开,这时电容器清零。
当时钟φ为低电平时,S1断开,S2闭合,电容C1充电到(V1-V2),故电容C1存储的电荷量为: Q=C1(V1-V2),则在时钟φ的一个周期内,从V1端流到V2端的平均电流为:)(211V V f C T Q I s S-==相应的等效电阻Req 为:seq f C IV V r 1211=-=将已知数据代入上式,的C 1=1Pf 。
4、如右图是基本恒流源电路,这种恒流源 也叫做“电流镜”它是由两个配对晶体管 T 1,T 2构成,设两个晶体管完全对称,前 向压降V BE1=V BE2,电流放大系数β1=β2, Ir 为参考电流,Io 为恒流源输出电流。
请导出它们之间的关系;当β1=β2=100时,输出电流Io 与参考电流Ir 的之间的相对误差。
解:2 + --φφ当β=100时,代入上式得相对误差为2%。