下载文档原格式
一、填空题：1、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。
3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。
在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。
4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。
十进制计数各位的基数是10，位权是10的幂。
5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。
6、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的，简称为数制。
任意进制数转换为十进制数时，均采用按位权展开求和的方法。
7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。
8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。
9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。
13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。
14、在化简的过程中，约束项可以根据需要看作1或0。
15、数字逻辑中的有与, 或, 非基本逻辑运算。
16、逻辑函数有四种表示方法，它们分别是真值表、逻辑图、逻辑表达式和卡诺图。
二、判断正误题2、异或函数与同或函数在逻辑上互为反函数。
（对）3、8421BCD码、2421BCD码和余3码都属于有权码。
（错）4、二进制计数中各位的基是2，不同数位的权是2的幂。
（对）3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。
（对）4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
1．4 4位BCD译码器的设计4位BCD译码器可将BCD码转换成数字显示码，有4个输入引脚和7个输出引脚。
4位BCD译码器可分为共阴与共阳两种，下面以设计共阳4位BCD译码器为例来说明其设计方法。
1．实验原理共阳4位BCD译码器有4个输入端用来输入BCD码，7个输出端分别对应到七段显示4位BCD译码器应具备的脚位：输入端：D3、D2、D1、D0：输出端：S6、S5、S4、S3、S2、Sl、S0。
2．原理图输入由于原理图输入法较复杂，所以在这里不再详述。
3．文本输入(1)建立新文件：选取窗口菜单File—New，出现对话框，选Text Editor file选项，单击OK按钮，进入文本编辑画面。
(2)保存：选取窗口菜单File—save，出现对话框，键入文件名sevenBcD．vhd，单击OK按钮。
(3)指定项目名称，要求与文件名相同：选取窗口菜单File—Project—Name，键入文件名sevenBCD，单击OK按钮。
或也可以通过如下操作把当前设计项目设置成工程文件：选择菜单File|Project|Set Project to Current File命令，即将当前设计文件设置成Project。
选择此项后可以看到标题栏显示出所设文件的路径。
（4）选择实际编程器件型号：选取窗口菜单Assign—Device，出现对话框，选择ACEXlK 系列的EPlK30TCl44一3。
(5)输入VHDL源程序：LIBRARY IEEE；USE IEEE．STD_LOGIC_1164．ALL；ENTITY sevenBCD ISPORT(D：IN STD_LOGIC_VECTOR(3 DOWNTO 0)；S ：OUT STD_LOGIC_VECTOR(6 DOWNTO 0))；END sevenBCD；ARCHITECTURE a OF sevenBCD ISBEGINPROCESS (D)BEGINCASE D ISWHEN 0000=>S<=“0000001”；一0WHEN 0001l=>S<=“1001111”；一1WHEN 0010=>S<=“0010010”；一2WHEN 0011=>S<=“0000110”；—3WHEN 0100=>S<：“1001100”；一4WHEN 0101=>S<=“0100lOO”；—5WHEN 0110=>S<=“0100000”；—6WHEN 0111=>S<=“0001111”；一7WHEN 1000=>S<=“0000000”；一8WHEN 1001=>S<=“0000100”；一9WHEN OTHERS=>S<=“111111l”；END CASE；END PROCESS；END a；(6)保存并查错：选取窗口菜单File—Project—Save&Check，即可针对电路文件进行检查。
院系： 专业班级： 学号： 姓名： 座位号：XXX 大学2020—2021学年非毕业班集成电路设计与集成系统专业《数字逻辑电路》期末考试题及答案（试卷A ）题 号 一 二 三 四 五 总分 评卷人 分 值 20 20 10 20 30 100得 分得 分一、 选择题;（每小题2分，共20分）。
1、将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为（ ）。
A 、采样；B 、量化；C 、保持；D 、编码；2、8个输入端的编码器按二进制数编码时，输出端的个数是教研室主任审核(签名)： 教学主任(签名)：课程代码： 适用班级：命题教师：任课教师：院系： 专业班级： 学号： 姓名： 座位号：（ ）。
A 、2个；B 、3个；C 、4个；D 、8个；3、下列电路中，不属于组合逻辑电路的是（ ）。
A 、译码器；B 、全加器；C 、寄存器；D 、编码器；4、CMOS 数字集成电路与TTL 数字集成电路相比突出的优点是（ ）。
A 、微功耗；B 、高速度；C 、高抗干扰能力；D 、电源范围宽；5、指出下列各式中哪个是四变量A 、B 、C 、D 的最大项（ ）。
A 、ABC ；B 、A+B+C+D ；C 、D ABC ； D 、B AC ；6、同步时序电路和异步时序电路比较，其差异在于后者（ ）。
院系： 专业班级： 学号： 姓名： 座位号：A 、没有触发器；B 、没有统一的时钟脉冲控制；C 、没有稳定状态；D 、输出只与内部状态有关；7、两片74LS290芯片扩展而成的计数器，最大模数是（ ）。
A 、80；B 、20；C 、54；D 、100；8、由与非门组成的基本RS 触发器不允许输入的变量组合S 、R 为（ ）。
A 、1==S R ； B 、10==S R 、； C 、01==S R 、；D 、==S R ；9、逻辑函数的表示方法中具有唯一性的是（ ）。
A 、真值表；B 、表达式；C 、表达式；D 、卡诺图；10、将TTL 与非门作非门使用，则多余输入端应做的处理是（ ）。
数字逻辑实验⼆实验⼆数据选择器、译码器、全加器实验⼀、实验⽬的1．熟悉数据选择器的逻辑功能。
2．熟悉译码器的⼯作原理和使⽤⽅法。
3．设计应⽤译码器的电路，进⼀步加深对它的理解。
4．掌握全加器的实现⽅法。
5．学习⽤中规模集成电路的设计⽅法。
⼆、实验所⽤器件和仪表1．双4选1数据选择器74LS153 1⽚2．双2-4线译码器74LS139 2⽚3．⼆输⼊四与⾮门74LS00 1⽚4．⼆输⼊四异或门74LS86 1⽚5．万⽤表6．⽰波器7．实验箱三、实验内容1．测试74LS153中⼀个4选1数据选择器的逻辑功能。
2．测试74LS139中⼀个2-4译码器的逻辑功能。
3．⽤2-4线译码器74LS139和与⾮门74LS00实现逻辑函数。
4．⽤两⽚2-4线译码器74LS139设计⼀个8通道的数据分配器。
5．⽤数据选择器74LS153设计⼀个全加器。
四、实验接线图1．74LS153实验接线图和74LS153真值表（每个芯⽚的电源和地端要连接）4个数据输⼊引脚C0─C3分别接实验台上的10MHz、1MHz、500KHz、100KHz脉冲源。
变化地址选择引脚A、B和使能引脚G的电平，产⽣不同的组合。
观测并记录每种组合下数据选择器的输出波形。
Output输出送到⽰波器上的红⾊线端，⽰波器上的⿊⾊线端接地。
观察⽰波器上输出波形和右下⽅频率的数值。
K1、K2和K3是实验箱上3个不同的开关。
图4.1 74LS153实验接线图表4.1 74LS153真值表2．74LS139实验接线图和74LS139真值表图4.2 74LS139实验接线图表4.2 74LS139真值表4个译码输出引脚Y0─Y3接电平指⽰灯。
改变引脚G、B、A的电平，产⽣8种组合。
观测并记录指⽰灯的显⽰状态。
=+。
输⼊来源于开关，输出送到LED 3．⽤74LS139和74LS00实现逻辑函数F AB AB灯上，观察在不同的输⼊时，灯的亮灭情况）4．⽤两⽚74LS139设计⼀个8通道的数据分配器（输⼊来源于开关，输出送到LED灯A图4.4 74LS139实现数据分配器的接线图5．⽤数据选择器74LS153设计⼀个全加器（输⼊来源于开关，输出送到LED灯上，观察在不同的输⼊时LED 灯的亮灭情况）。
第一章逻辑门电路§1-1 基本门电路一、填空题1.与逻辑；Y=A·B2.或逻辑；Y=A+B3.非逻辑；Y=4.与；或；非二、选择题1. A2. C3. D三、综合题1.2.真值表逻辑函数式Y=ABC§1-2 复合门电路一、填空题1.输入逻辑变量的各种可能取值；相应的函数值排列在一起2.两输入信号在它们；异或门电路3.并；外接电阻R；线与；线与；电平4.高电平；低电平；高阻态二、选择题1. C2. B3. C4. D5. B三、综合题1.2.真值表逻辑表达式Y1=ABY2=Y3==A+B 逻辑符号3.第二章组合逻辑电路§2-1 组合逻辑电路的分析和设计一、填空题1.代数；卡诺图2.n；n；原变量；反变量；一；一3.与或式；1；04.组合逻辑电路；组合电路；时序逻辑电路；时序电路5.该时刻的输入信号；先前的状态二、选择题1. D2. C3. C4. A5. A三、判断题1. ×2. √3. √4. √5. ×6. √四、综合题1.略2.（1）Y=A+B（2）Y=A B+A B(3) Y=ABC+A+B+C+D=A+B+C+D3. (1) Y=A B C+A B C+ A B C + ABC=A C+AC(2) Y=A CD+A B D+AB D+AC D(3) Y=C+A B+ A B4. （a）逻辑函数式Y= Y=AB+A B真值表逻辑功能：相同出1，不同出0 （b）逻辑函数式Y=AB+BC+AC真值表逻辑功能：三人表决器5.状态表逻辑功能：相同出1，不同出0逻辑图1. 6.Y=A ABC+B ABC+C ABC判不一致电路，输入不同，输出为1,；输入相同，输出为0。
§2-2 加法器一、填空题1.加数与被加数；低位产生的进位2.加数与被加数；低位产生的进位3.加法运算二、选择题1. A2. C三、综合题1.略2.略3.§2-3 编码器与比较器一、填空题1. 编码2. 101011；010000113. 十；二；八；十六4. 0；1；逢二进一；10；逢十进一5. 二进制编码器；二—十进制编码器6. 两个数大小或相等7. 高位二、选择题1. A2. B3. C4. B三、综合题1.略2.（1）10111；00100011（2）00011001；19（3）583. （1）三位二进制（2）1,1,0（3）1,1,14.§2-4 译码器与显示器一、填空题1. 编码器；特定含意的二进制代码按其原意；输出信号；电位；解码器2. 二进制译码器；二—十进制译码器；显示译码器3. LED数字显示器；液晶显示器；荧光数码管显示器4. 1.5～3；10mA/段左右5. 共阴极显示译码器；共阳极显示译码器；液晶显示译码器二、选择题1. A；D2. A三、判断题1.√2.×3.×4.√5.√四、综合题七段显示译码器真值表f=D C B A +D C B A +D C B A+D CB A +D C B A +D C B A =D+B A +C A +C B =DB AC AC B§2-5 数据选择器与分配器一、填空题1.多路调制器；一只单刀多掷选择开关；地址输入；数字信息；输出端2.从四路数据中，选择一路进行传输的数据选择器3.地址选择；输出端二、选择题1. D2. A；C三、判断题1. √2. ×四、综合题1.略2. Y=A B D0+A BD1+A B D2+ABD3第三章触发器§3-1 基本RS触发器与同步RS触发器一、填空题1.两个；已转换的稳定状态2.R S+RSQ n;R+S=13. R S Q n+ R S;RS=04.置0；置15.相同；低电平；高电平6.时钟信号CP7.D触发器8.空翻二、选择题1.D2.B3.A4.B5.B6.D三、判断题1. ×2. ×3. √4. ×5. ×6. ×四、综合题1.略2.3.4.5.略§3-2主从触发器与边沿触发器一、填空题1.空翻2.置0、置1、保持、翻转3.Ｄ、J Q n+K Q n4.保持、置1、清0、翻转5.电平、主从6.一次变化7.边沿触发器8.不同、做成9.置0、置1、时钟脉冲二、选择题1.A2.A3.D4.B5.A6.C7.D8.B9.A10.D三、判断题1. √2. ×3. ×4. ×5. √6. ×7. √8. √四、综合题1.2.3.4.略5.略6.§3-3触发器的分类与转换一、填空题1.T、T'2. T Q n+ T Q n、Q n3.1、04. Q n、Q n5. 16. T'7. T8. T'二、选择题1.D2.D3.D4.B5.B三、判断题1. ×2. ×3. ×4. ×四、分析解答题1.2.3.略4.略5.略第四章时序逻辑电路§4-1 寄存器一、填空题1.输入信号；锁存信号2.接收；暂存；传递；数码；移位二、选择题1. C2. B；A三、判断题1. √2. ×3. √四、综合题1.JK触发器构成D触发器，即Q n+1= D。
目录1 绪论....................................................................................................................................................................1.1设计背景..........................................................................................................................................................2 电路分析 ............................................................................................................................................................2.1 2-4功能分析.........................................................................................................................................2.2 2-4译码器逻辑图....................................................................................................................................3 系统建模与仿真 ................................................................................................................................................3.1 建模.........................................................................................................................................................3.2 仿真波形 .................................................................................................................................................4 仿真结果分析 ....................................................................................................................................................5 小结与体会 ........................................................................................................................................................ 参考文献 ................................................................................................................................................................1 绪论1.1设计背景在数字系统中，经常需要将一中代码转换为另一种代码，以满足特定的需求，完成这种功能的电路称为码转化电路。
HUNAN UNIVERSITY 数字逻辑学生姓名李国龙学生学号201408010211专业班级计算机科学与技术2015年12月 12日实验二 编码器、译码器电路仿真实验一、实验内容：（1）利用两块8—3线优先编码器74LS148D 设计16—4线优先编码电路，然后仿真验证16—4线优先编码的逻辑功能。
（2）利用两块3—8线译码器74LS138D 设计4—16线优先编码电路，然后仿真验证4—16线译码的逻辑功能。
二、实验目的：（1） 掌握编码器、译码器的工作原理； （2） 常见编码器、译码器的应用； （3） 掌握优先编码电路的设计方法。
三、实验原理：所谓编码是指在选定的一系列二进制数数码中，赋予每个二进制数码以某一固定含义。
例如，用二进制数码表示十六进制数叫做二—十六进制编码。
能完成编码功能的电路统称为编码器。
74LS148D 是常用额8线—3线优先编码器。
在8个输入线上可以同时出现几个有效输入信号，但只对其中优先权最高的一个有效输入信号进行编码。
其中7端优先权最高，0端优先权最低，其他端的优先权按端脚号的递减顺序排列。
~E1为选通输入端，低电平有效，只有~E1=0时，编码器正常工作，而在~E1=1时，所以的输出端均被封锁。
E0为选通输出端，GS 为优先标志端。
该编码器输入、输出均为低电平有效。
译码器是编码的逆过程，将输入的每个二进制代码赋予的含义“翻译”过来，给出相应的输出信号。
能够完成译码功能的电路焦作译码器。
74LS138D 属于3线—8线译码器。
该译码器输入高电平有效，输出低电平有效。
U174LS148DA 09A 17A 26G S14D 313D 41D 52D 212D 111D 010D 74D 63E I 5E O 15U274LS138DY 015Y 114Y 213Y 312Y 411Y 510Y 69Y 77A1B 2C 3G 16~G 2A 4~G 2B 5图2-1编码器74LS148D 图2-2译码器74LS138D 8位信号输入端7端优先权最高 三个使能端 三路输入端 0端优先权最低8—3线优先编码器：切换9个单刀双掷开关（J0—J8）进行仿真实验，将结果填入表2.1中。
