第三章存储系统

存储系统一、选择1、设机器字长为32位，一个容量为16的存储器，按半字寻址，其可寻址的单元数是2、若某存储器存储周期为250，每次读出16位，则该存储器的数据传输率是3、设机器字长为64位，存储容量为128，若按字编址，它可寻址的单元个数是4、在和主存构成的两级存储体系中，主存与同时访问，的存取时间是100，主存的存取时间是1000，如果希望有效（平均）存取时间不超过存取时间的115%，则的命中率至少应为5、某一芯片，其容量为1024×8位，除电源和接地端外，该芯片的引脚的最小数目为6、某一芯片，采用地址复用技术，其容量为1024×8位，除电源和接地端外，该芯片的引脚的最少数目为7、某存储器容量为32K×16位，则（）8、A.地址线为16根，数据线为32根B.地址线为32根，数据线为16根C.址线线为15根，数据线为16根D.地址线为15根，数据线为32根9、若中每个存储单元为16位，则下面所述正确的是（）A.地址线也是16根B.地址线与16无关C.地址线与16有关D.地址线不得少于16根10、下面有关和存储芯片的叙述，通常情况下，错误的是（）芯片的集成度比高芯片的成本比高芯片的速度比快芯片工作时需要刷新，芯片工作时不需要刷新11、某芯片，其存储容量为512×8位，包括电源端和接电线，该芯片引出线的数目应为12、在存储器芯片中，地址译码采用双译码方式是为了13、在1K×1位的存储芯片中，采用双译码方式，译码器的输出信号有条。

14、若存储周期为250，每次读出16位，则该存储器的数据传输率为15、若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储自己顺序按地址由小到大依次是16、某计算机字长为32位，存储器容量为16，按半字寻址，其可寻址的单元数是17、某计算机字长为32位，存储器容量为4，按字寻址，其寻址范围是0到18、某计算机字长为16位，存储器容量为256，按字节寻址，其寻址范围是19、某计算机字长为16位，存储器容量为256，按字寻址，其寻址范围是20、某计算机字长为16位，存储器容量为64，按字寻址，其可寻址得单元数是21、某计算机字长为32位，存储器容量为256，按字寻址，其可寻址的单元数是22、4个16K×8位的存储芯片，可设计为容量的存储器。

23、16片2K×4位的存储器可以设计为存储容量的16位存储器。

24、设的地址总线有24根，数据总线有32根，用512K×8位的芯片构成该机的主存储器，则该机主存最多需要片这样的存储芯片。

25、某计算机主存容量为64，其中区为4，其余为区，按字节编址，现要用2K×8位的芯片和4K×4位的芯片来设计该存储器，则需要上述规则的芯片数和芯片数分别是26、某计算机存储器按字节编址，主存地址空间大小为64，现用4M×8位的芯片组成32的主存储器，则存储器地址寄存器的尾数至少是27、用存储容量为16K×1位的存储器芯片来组成一个64K×8位的存储器，则在字方向上和位方向上分别扩展了倍。

28、一个存储器，其地址为14位，每个存储单元长度为8位，若用1K×4位的芯片来组成该存储器，则需要片芯片，选择芯片需要位地址。

29、地址线为A150（低），若用16K×1存储芯片构成64存储器则应由地址码译码产生片选信号。

30、80386是32位系统，当在该系统中用8的存储芯片构造32的存储体时，应完成存储器的设计。

31、设地址线有24根，数据线有32根，用512K×8位的芯片构成该机的主存储器，则该机主存最多需要片这样的存储芯片。

32、地址总线为A0（高位）15（低位），用4K×4位的存储芯片组成16存储器，则产生片选信号的译码器的输入地址应该是33、若内存地址区间为400043，每个存储单元可存储16位二进制数，该内存区域用4片存储芯片构成，则构成该内存所用的存储器芯片的容量是34、内存按字节编址，地址从90000H到，若用存储容量为16K×8位芯片构成该内存，至少需要的芯片数是35、若片选地址为111时，选定某一32K×16的存储芯片工作，则该芯片在存储器中的首地址和末地址分别为36、如图所示，若低位地址（A011）接在内存芯片地址引脚上，高位地址（A1219）进行片选移码（其中，A14和A16没有参加译码），且片选信号低电平有效，则对下图所示的译码电路，不属于此译码空间的地址是（）00 000 000 0037、某机器采用四体低位交叉存储器，现分别执行下述操作：①读取6个连续的地址单元中存放的存储字，重复80次；②读取8个连续地址单元中存放的存储字，重复60次。

则①、②所花费的时间之比为38、在高速缓存系统中，主存容量为12，容量为400，则该存储系统的容量为39、某虚拟存储器系统采用页式内存管理，试用页面替换算法，考虑下面的页面访问地址流（每次访问在一个时间单位中完成）：1 8 1 7 82 7 2 1 83 8 2 1 3 1 7 1 3 7假定内存容量为4个页面，开始时是空的，则页面失效率是40、某32位计算机的容量为16，行的大小为16B，若主存与地址映像采用直接映像方式，则主存地址为0x1234E8F8的单元装入的地址是41、某存储系统中，主存容量是的4096倍，被分为64个块，当主存地址和地址采用直接映像方式，地址映射表的大小应为（假设不考虑一致维护和替换算法位）42、有效容量为128的，每块16字节，采用8路组相联，字节地址为1234567H的单元调入该，则其应为43、有一主存—层次的存储器，其主存容量为1，容量为16，每字块有8个字，每字32位，采用直接地址映射方式，若主存地址为35301H，且访问命中，则在的第（十进制表示）字块中（起始字块为第0块）。

44、若由高速缓存、主存、硬盘构成的三级存储体系，则访问该存储系统时发送的地址为45、为使虚拟存储系统有效地发挥其预期的作用，所运行的程序应具有良好的46、在虚拟存储器中，当程序正在执行时，由完成地址映射。

47、采用虚拟存储系统的主要目的是48、一个四体并行低位交叉存储器，每个模块的容量是64K×32位，存取周期为200，在以下说法中，是正确的。

A. 在200内，存储器能向提供256位二进制信息B.在200内，存储器能向提供128位二进制信息C.在50内，每个模块能向提供32位二进制信息D.都不对49、采用四体并行低位交叉存储器，每个模块的容量满足32K×16位，存取周期为400，在以下说法中，是正确的。

A.在0.1μs内，存储器能向提供26位二进制信息B.在0.1μs内，存储器能向提供16位二进制信息C.在0.4μs内，存储器能向提供26位二进制信息D.都不对50、如果一个高速缓存系统中，主存容量为12，的容量为400，则该存储系统的总容量为。

A.12400B.12C.400D.1240051、组相联映像和全相联映像通常适合于。

52、某32位计算机的容量为16，若主存与地址映射采用直接映射方式，则主存地址0x1234E8F8的单元装入的地址是53、设有一个主存—层次的存储器，其主存容量为1，容量为16，每字块有8个字，每字32位，采用直接映射方式。

若主存地址为35301H，且访问命中，设起始字块编号为0，则该主存块在的第个字块中。

54、设有一个主存—层次的存储器，假设和主存不能同时访问。

的存取周期为10，主存的存取周期为50。

在执行一段程序时，完成存取的次数4800次，主存完成的存取次数为200次，该—主存系统的效率是。

55、设有一个主存—层次的存储器，假设的存取周期为100，主存的存取时间为1000，如果希望有效平均存取时间不超过存取时间的15%，则的命中率至少是。

56、若由高速缓存、主存、硬盘构成三级存储体系，则访问该存储系统时发送的地址为。

57、假设某计算机按字编址，有4个行，和主存之间交换的块大小为1个字。

若的内容初始为空，采用2路组相联映射方式和替换算法，当访问的主存地址一次为0、4、8、2、0、6、8、6、4、8时，命中的此时是。

（2012真题）二、综合应用题1、有一个16K×16位的存储器，由1K×4位的动态芯片构成（芯片内是64×64结构），问：1）总共需要多少？2）采用异步刷新方式，如果单元刷新间隔不超过2，则刷新信号周期是多少？3）若采用集中刷新方式，存储器刷新一遍最少用多少个读/写周期？2、某16K×1位的存储芯片的读/写周期0.1μs，如果芯片的最大刷新间隔不允许超过2（1103μs），否则可能丢失信息。

问：1）刷新周期是多少？将存储芯片刷新一遍需要多少个刷新周期？2）若采用分散刷新方式，则刷新信号周期是多少？3）若采用集中刷新方式，则将芯片刷新一遍需要多少时间？不能提供读写服务的百分比是多少？3、假设存储芯片容量为×n位，回答以下问题：1）采用位扩展，组成×N位的存储器，需要多少存储芯片？简述连线规则。

2）采用字扩展，组成×n位的存储器，需要多少存储芯片？简述连线规则。

3）采用字、位扩展，组成×N位的存储器，需要多少存储芯片？简述连线规则。

4、设的地址总线16根（A150，A0为低位），双向数据总线8根（D70），控制总线中与主存有关的信号有（访存控制信号，低电平有效），（高电平为读命令，低电平为写命令）。

主存地址空间分配如下（均按字节编址）：00003为系统程序区，由只读存储芯片组成；40004为系统程序工作区，由组成；60009为用户程序区，也由组成。

现有如下存储芯片若干：，8K×8位（控制端仅有）,16K×1位，2K×8位，4K×8位，8K×8位请从上述芯片值选择适当芯片设计该计算机主存储器。

另外可选用门电路和3/8译码器。

5、设有16根地址线，8根数据线，并用作为访存控制信号，用作为读/写控制信号（高电平为读，低电平为写）。

现有以下存储芯片：1K×4位、4K×8位、8K×8位、2K×8位、4K×8位、8K×8位及3/8译码器和各种门电路。

要求设计2的系统程序区，地址范围为600067，2的用户程序区，地址范围68006，给出与存储器的连接图。

6、主存储器的地址寄存器和数据寄存器个子的作用是什么？设有一个1容量的存储器，字长为32位，问：1）按字节编址，地址寄存器和数据寄存器各几位？编址范围为多大？2）按字编址，地址寄存器和数据寄存器各几位？编址范围为多大？7、如表所示的个存储器方案中，哪些是合理的？哪些不合理？对那些不合理8、用64K×1位的芯片组成512K×16位的半导体读写寄存器，则其数据寄存器为多少位？字选地址线宽至少应为多少位？共需要芯片多少片？9、某主机存储器有16位地址，每个存储单元有占8位。