第三章 存储系统练习题(答案)

第3章习题答案习题31. Cache－主存存储系统和主存－辅存存储系统有何不同？2. SRAM和DRAM的主要差别是什么？3. 假设某存储器具有32位地址线和32位数据线，请问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由1M×8位SRAM芯片组成，需要多少片？4. 某32位计算机系统采用半导体存储器，其地址码是32位，若使用4M×8位的DRAM芯片组成64MB主存，并采用内存条的形式，问：（1）若每个内存条为4M×32位，共需要多少内存条？（2）每个内存条内共有多少片DRAM芯片？（3）主存需要多少DRAM芯片？5. 一个512K×16的存储器，由64K×1的2164 DRAM芯片构成（芯片内是4个128×128结构），问：（1）共需要多少个DRAM芯片？（2）若采用分散式刷新方式，单元刷新间隔不超过2ms，则刷新信号的周期是多少？（3）若采用集中式刷新方式，读写周期为0.1μs，存储器刷新一遍最少用多少时间？6. 某主存系统中，其地址空间0000H～1FFFH为ROM区域，ROM芯片为8K×8位，从地址6000H开始，用8K×4位的SRAM芯片组成一个16K×8位的RAM区域，假设RAM芯片有和信号控制端。

CPU地址总线为A15～A0，数据总线为D7～D0，读/写控制信，访存允许信号为，要求：号为R/（1）写出地址译码方案；（2）画出主存与CPU的连接图。

7. 设主存储器容量为64M字，字长为64位，模块数m=8，分别用顺序方式和交叉方式进行组织。

主存储器的存储周期T=100ns，数据总线宽度为64位，总线传送周期τ=50ns。

若按地址顺序连续读取16个字，问顺序存储器和交叉存储器的带宽各是多少？8. 设某计算机访问一次主存储器的时间如下：传送地址需1个时钟周期，读/写需4个时钟周期，数据传送1个时钟周期，采用下述主存结构按地址顺序连续读取16个字的数据块，各需多少时钟周期？（1）单字宽主存，一次只能读/写1个字。

计算机组成原理习题第三章存储系统第三章习题一、填空题：1. 广泛使用的A.______和B.______都是半导体随机读写存储器。

前者速度比后者C.______，集成度不如后者高。

2. CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。

3. 广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。

它们断电后都不能保存信息。

4. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。

5. Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。

6. 虚拟存贮器通常由主存和A______两级存贮系统组成。

为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。

7. 半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。

8. 主存储器的性能指标主要是存储容量，A.______和B.______。

9. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。

10. 存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。

11. 广泛使用的A.______和B.______都是半导体随机读写存储器，它们共同的特点是C.______。

12. 对存储器的要求是A.______，B.______，C.______，为了解决这三个方面的矛盾。

计算机采用多级存储器体系结构。

13. 虚拟存贮器通常由主存和A______两级存贮系统组成。

为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。

1. 什么是存储系统？对于一个由两个存储器M 1和M 2构成的存储系统，假设M1的命中率为h ，两个存储器的存储容量分别为s 1和s 2，存取时间分别为t 1和t 2，每千字节的成本分别为c 1和c 2。

⑴ 在什么条件下，整个存储系统的每千字节平均成本会接近于c 2？ ⑵ 该存储系统的等效存取时间t a 是多少？⑶ 假设两层存储器的速度比r=t 2/t 1，并令e=t 1/t a 为存储系统的访问效率。

试以r 和命中率h 来表示访问效率e 。

⑷ 如果r=100，为使访问效率e>0.95，要求命中率h 是多少？⑸ 对于⑷中的命中率实际上很难达到，假设实际的命中率只能达到0.96。

现在采用一种缓冲技术来解决这个问题。

当访问M 1不命中时，把包括被访问数据在内的一个数据块都从M 2取到M 1中，并假设被取到M 1中的每个数据平均可以被重复访问5次。

请设计缓冲深度（即每次从M 2取到M 1中的数据块的大小）。

答：⑴ 整个存储系统的每千字节平均成本为：12s 1s 2c 2s 1s 1c 2s 1s 2s 2c 1s 1c c ++⨯=+⨯+⨯=不难看出：当s1/s2非常小的时候，上式的值约等于c2。

即：s2>>s1时，整个存储器系统的每千字节平均成本会接近于c2。

⑵ 存储系统的等效存取时间t a 为：2t )h 1(1t h t a ⨯-+⨯=⑶r)h 1(h 1t )h 1(t h t t t e 211a 1⨯-+=⨯-+⨯==⑷ 将数值代入上式可以算得：h>99.95% ⑸通过缓冲的方法，我们需要将命中率从0.96提高到0.9995。

假设对存储器的访问次数为5，缓冲块的大小为m 。

那么，不命中率减小到原来的1/5m ，列出等式有：m596.0119995.0--= 解这个方程得：m=16，即要达到⑷中的访问效率，缓冲的深度应该至少是16（个数据单位）。

2. 要求完成一个两层存储系统的容量设计。

第3章习题解答3-1 解释下列名词：存储元，存储单元，存储体，存储容量，存取周期。

答：基本存储元是用来存储一位二进制信息0或1。

存储单元需要n个存储元才能组成一个存储单元。

存储体是存储单元的集合。

存储容量就是存储器可以容纳的二进制信息的数量，常以字节（Byte）为单位。

存储周期时间是指存储器完成一次的存取操作所需的时间，即存储器进行两次连续、独立的操作（或读写）之间所需的时间，用TM表示。

3-2 存储器是怎么分类的？主存储器主要有哪些技术指标？计算机的存储系统为什么要由几个层次组成？主要有哪些层次？答：可根据存储元件的性能及使用方法进行不同的分类；按存储器按存储介质分类, 可分为磁存储器、半导体存储器和光存储器。

按照存取方式不同，存储器可分为RAM，SAM，DAM，ROM。

按信息可保存性的不同，存储器可分为易失性存储器和永久性存储器。

存储器的主要指标有存储容量，存取速度和存储器带宽。

对存储器的要求是容量大、存取速度快、成本低。

但是在一个存储器中同时要满足这三个方面的要求是很困难的。

为了解决这方面的矛盾，现代计算机的存储器采用三级存储系统，它们是缓冲存储器、主存储器和外存储器。

3-3 存储器的功能是什么？答：存储器是计算机中信息的存放地，是CPU与外界进行数据交流的窗口，是计算机中的核心组成部分。

3-4 半导体DRAM和SRAM的主要差别是什么？为什么DRAM芯片的地址一般要分两次接收？答：顾名思义，静态RAM的数据更新之后能够自保持，而动态RAM的数据需要不断动态刷新才能自保持。

DRAM一般容量大，内部存储单元多采用行+列结构，为了进一步降低芯片的封装成本，为了避免地址口线数量过多，因此进行随机操作时多需要分两次传输。

3-5 ROM分几类？各类的优缺点如何？并说明在计算机主存中设置ROM区域的目的。

答：根据半导体制造工艺的不同，可分为MROM、PROM、EPROM、EEPROM和Flash Memory。

第3 章存储管理一、单项选择题1．为避免主存中各种作业相互干扰，必须进行（）A 重定位B 地址映射C 地址转换D 存储保护2．固定分区存储管理中，CPU 在执行作业的指令时，均为核对不等式（）是否成立，若不成立，则产生地址越界中断事件，终止该指令的执行。

A界限地址w绝对地址w最大地址B下限地址w绝对地址V上限地址C 基址寄存器内容w 绝对地址w 限长寄存器内容D基址寄存器内容V绝对地址w限长寄存器内容3?在请求分页系统中，LRU 算法是指（）。

A 最早进入内存的页先淘汰B 近期最长时间以来没被访问的页先淘汰C 近期被访问次数最少的页先淘汰D 以后再也不用的页面先淘汰4．虚拟存储器是（）。

A 可以提高计算机运算速度的设备B 容量扩大了主存的实际空间C 通过SPOOLIN 技术实现的D 可以容纳和超出主存容量的多个作业同时运行的一个地址空间5．下列存储管理方式中，相比而言，碎片最少，而且主存利用率最高的是（）。

A 固定分区B 可变分区C 单用户连续存储管理D 页式6．采用可变分区存储管理主存时，使用移动技术可以（）。

A 加快作业执行速度B 集中分散的空闲区C 扩大主存容量D 加快地址转换7．在一个请求页式存储管理中，一个程序的页面走向为4，3，2，1，4，3，5，4，3, 2, 1, 5,并且采用LRU 算法。

设分配给程序的存储块数M 分别为3 和4, 在访问总发生的缺页次数F为（）。

A M=3,F=8;M=4,F=5B M=3,F=10;M=4,F=8C M=3,F=9;M=4,F=10D M=3,F=7;M=4,F=6 8. 单道系统中经常采用的存储管理方式是（）存储管理。

A 固定分区B 单用户连续C 可变分区D 页式9．请求页式管理中,缺页中断率与进程所分得的内存页面数、（）和进程页面流的走向等因素有关。

A 页表的地址B 置换算法C 外存管理算法D 进程调度算法10．下列存储管理方式中, 一般采用静态重定位方式进行逻辑地址到物理地址转换的是（）。

计算机系统结构-第三章(习题解答)1. 什么是存储系统？对于一个由两个存储器M 1和M 2构成的存储系统，假设M1的命中率为h ，两个存储器的存储容量分别为s 1和s 2，存取时间分别为t 1和t 2，每千字节的成本分别为c 1和c 2。

⑴ 在什么条件下，整个存储系统的每千字节平均成本会接近于c 2？ ⑵ 该存储系统的等效存取时间t a 是多少？⑶ 假设两层存储器的速度比r=t 2/t 1，并令e=t 1/t a 为存储系统的访问效率。

试以r 和命中率h 来表示访问效率e 。

⑷ 如果r=100，为使访问效率e>0.95，要求命中率h 是多少？⑸ 对于⑷中的命中率实际上很难达到，假设实际的命中率只能达到0.96。

现在采用一种缓冲技术来解决这个问题。

当访问M 1不命中时，把包括被访问数据在内的一个数据块都从M 2取到M 1中，并假设被取到M 1中的每个数据平均可以被重复访问5次。

请设计缓冲深度（即每次从M 2取到M 1中的数据块的大小）。

答：⑴ 整个存储系统的每千字节平均成本为：12s 1s 2c 2s 1s 1c 2s 1s 2s 2c 1s 1c c ++⨯=+⨯+⨯=不难看出：当s1/s2非常小的时候，上式的值约等于c2。

即：s2>>s1时，整个存储器系统的每千字节平均成本会接近于c2。

⑵ 存储系统的等效存取时间t a 为：2t )h 1(1t h t a ⨯-+⨯=⑶r)h 1(h 1t )h 1(t h t t t e 211a 1⨯-+=⨯-+⨯==⑷ 将数值代入上式可以算得：h>99.95% ⑸通过缓冲的方法，我们需要将命中率从0.96提高到0.9995。

假设对存储器的访问次数为5，缓冲块的大小为m 。

那么，不命中率减小到原来的1/5m ，列出等式有：m596.0119995.0--= 解这个方程得：m=16，即要达到⑷中的访问效率，缓冲的深度应该至少是16（个数据单位）。

⑷
方式1：16个模块高位交叉
方式2：16个模块并行访问
方式3：16个模块低位交叉
注意：并行访问存储器和低位交叉访问存储器很相象，只不过，并行访问存储器使用存储模块号（存储体号）来对已经输出的结果进行选择，而低位交叉访问存储器则用来生成对存储模块（存储体）的片选信号，他通过流水的方式来提高访问的速度。

前者用一套存储器控制电路，后者用多套（与交叉模块数相等）存储器控制电路。

方式4：2路高位交叉8路低位交叉
方式5：4路高位交叉4路低位交叉
方式6：4路并行访问4路低位交叉
结论：Cache的命中率与地址流分布情况、替换算法、相联度等因素有关。

⑻　
Cache命中率为：H=15/16=93.75%。

第三章课后习题参考答案1．有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？（3）需要多少位地址作芯片选择？解：（1）∵ 220= 1M，∴该存储器能存储的信息为：1M×32/8=4MB（2）（1024K/512K）×（32/8）= 8（片）（3）需要1位地址作为芯片选择。

3．用16K×8位的DRAM芯片组成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。

(2) 设DRAM芯片存储体结构为128行，每行为128×8个存储元。

如单元刷新间隔不超过2ms，存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。

试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：（1）组成64K×32位存储器需存储芯片数为N=（64K/16K）×（32位/8位）=16（片）每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示：（2）根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有64us的死时间，肯定不行；所以采用分散式刷新方式：设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=15.6(μs) 取存储周期的整数倍15.5μs(0.5的整数倍)则两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为tMAX＝15.5×2－0.5＝30.5 (μS)tMAX对全部存储单元刷新一遍所需时间为tRt＝0.5×128=64 (μS)R4．有一个1024K×32位的存储器，由128K×8位DRAM芯片构成。

存储系统部分一、选择题1、计算机系统中的存贮器系统是指______。

A RAM存贮器B ROM存贮器C 主存贮器D 主存贮器和外存贮器2、存储单元是指______。

A 存放一个二进制信息位的存贮元B 存放一个机器字的所有存贮元集合C 存放一个字节的所有存贮元集合D 存放两个字节的所有存贮元集合；3、相联存贮器是按______进行寻址的存贮器。

A 地址方式B 堆栈方式C 内容指定方式D 地址方式与堆栈方式4、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。

A 64，16B 16，64C 64，8D 16，16 。

5、交叉存贮器实质上是一种______存贮器，它能_____执行______独立的读写操作。

A 模块式，并行，多个B 模块式串行，多个C 整体式，并行，一个D 整体式，串行，多个6、主存贮器和CPU之间增加cache的目的是______。

A 解决CPU和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大CPU中通用寄存器的数量D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量7、某计算机字长16位，它的存贮容量是64K，若按字编址，那么它的寻址范围是_____。

A. 0 ~ 64KB. 0 ~32KC. 0~64KBD. 0 ~32k8、双端口存储器在______情况下会发生读/写冲突。

A. 左端口与右端口的地址码不同B. 左端口与右端口的地址码相同C. 左端口与右端口的数据码不同D. 左端口与右端口的数据码相同9、一张3.5寸软盘的存储容量为______MB，每个扇区存储的固定数据是______。

A. 1.44MB ，512BB. 1MB，1024B C .2MB，256B D .1.44MB，512KB10、某计算机字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是______。

）A 0—16MB B 0—2MC 0—8MBD 0—16MB11、某一RAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是______。

1. 什么是存储系统？对于一个由两个存储器M 1和M 2构成的存储系统，假设M1的命中率为h ，两个存储器的存储容量分别为s 1和s 2，存取时间分别为t 1和t 2，每千字节的成本分别为c 1和c 2。

⑴ 在什么条件下，整个存储系统的每千字节平均成本会接近于c 2？ ⑵ 该存储系统的等效存取时间t a 是多少？⑶ 假设两层存储器的速度比r=t 2/t 1，并令e=t 1/t a 为存储系统的访问效率。

试以r 和命中率h 来表示访问效率e 。

⑷ 如果r=100，为使访问效率e>0.95，要求命中率h 是多少？⑸ 对于⑷中的命中率实际上很难达到，假设实际的命中率只能达到0.96。

现在采用一种缓冲技术来解决这个问题。

当访问M 1不命中时，把包括被访问数据在内的一个数据块都从M 2取到M 1中，并假设被取到M 1中的每个数据平均可以被重复访问5次。

请设计缓冲深度（即每次从M 2取到M 1中的数据块的大小）。

答：⑴ 整个存储系统的每千字节平均成本为：12s 1s 2c 2s 1s 1c 2s 1s 2s 2c 1s 1c c ++⨯=+⨯+⨯=不难看出：当s1/s2非常小的时候，上式的值约等于c2。

即：s2>>s1时，整个存储器系统的每千字节平均成本会接近于c2。

⑵ 存储系统的等效存取时间t a 为：2t )h 1(1t h t a ⨯-+⨯=⑶r)h 1(h 1t )h 1(t h t t t e 211a 1⨯-+=⨯-+⨯==⑷ 将数值代入上式可以算得：h>99.95% ⑸通过缓冲的方法，我们需要将命中率从0.96提高到0.9995。

假设对存储器的访问次数为5，缓冲块的大小为m 。

那么，不命中率减小到原来的1/5m ，列出等式有：m596.0119995.0--= 解这个方程得：m=16，即要达到⑷中的访问效率，缓冲的深度应该至少是16（个数据单位）。

2. 要求完成一个两层存储系统的容量设计。

第三章云存储习题3.1 选择题1、SAN是一种（B）。

A. 存储设备B. 专为数据存储而设计和构建的存储网络系统C. 光纤交换机D. HBA2、在GFS中，客户端可以并行访问多个（C），提高了系统的整体性能。

A. 客户端B. 主服务器C. 数据块服务器D. 控制节点3、分布式文件系统的性能要求主要包括（D）。

A. 高效率、高可靠性B. 高可扩展性、透明性C. 自治性D. 以上都是4、根据不同的存储方法，（B）方式不属于副本部署策略。

A. 路径部署B. 重建部署C. 源请求部署D. 随机部署5、副本数量的确定与（D）因素有关。

A. 副本属性B. 系统环境C. 访问情况D. 以上都是6、目前决定副本数量的主要方法不包括（A）。

A. 随机复制B. 比例复制C. 方根复制D. 均匀复制7、副本删除发生的原因主要包括（D）。

A. 副本的生命周期结束B. 副本被访问频率低C. 副本所在节点存储空间不够或处理能力达到极限D. 以上都是8、以下不属于静态副本管理策略的优点的是（B）。

A. 复制方案固定B. 可对文件访问模式和访问节点的范围进行预测C. 简化后期副本管理的复杂性D. 结构简单9、以下不属于集中式副本管理策略的优点的是（A）。

A. 文件副本的数量快速增加B. 全盘了解整个云存储系统C. 快速知道任意节点及副本的状态情况D. 结构简单10、以下关于分布式副本管理策略描述错误的是（C）。

A. 将整个云存储系统的副本管理分布在各个存储节点上B. 各个存储节点之间可采用类似心跳机制进行通信C. 随着文件副本的数量不断增加，其负载会急剧增加D. 维护存储节点间通信所花费的代价较大11、Paxos云存储系统中的主要角色不包括（C）。

A. 提议者B. 决策者C. 执行者D. 学习者12、以下关于S3的数据存储结构描述错误的是（B）。

A. 包含存储桶和存储对象B. 存储桶是S3中对数据进行排序的唯一方法C. 每个存储对象都必须存储在一个存储桶中D. 存储桶的名称唯一13、S3的性能优势包括（D）。

存储系统部分一、选择题1、计算机系统中的存贮器系统是指______。

A RAM存贮器B ROM存贮器C 主存贮器D 主存贮器和外存贮器2、存储单元是指______。

A 存放一个二进制信息位的存贮元B 存放一个机器字的所有存贮元集合C 存放一个字节的所有存贮元集合D 存放两个字节的所有存贮元集合；3、相联存贮器是按______进行寻址的存贮器。

A 地址方式B 堆栈方式C 内容指定方式D 地址方式与堆栈方式4、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。

A 64，16B 16，64C 64，8D 16，16 。

5、交叉存贮器实质上是一种______存贮器，它能_____执行______独立的读写操作。

A 模块式，并行，多个B 模块式串行，多个C 整体式，并行，一个D 整体式，串行，多个6、主存贮器和CPU之间增加cache的目的是______。

A 解决CPU和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大CPU中通用寄存器的数量D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量7、某计算机字长16位，它的存贮容量是64K，若按字编址，那么它的寻址范围是_____。

A. 0 ~ 64KB. 0 ~32KC. 0~64KBD. 0 ~32k8、双端口存储器在______情况下会发生读/写冲突。

A. 左端口与右端口的地址码不同B. 左端口与右端口的地址码相同C. 左端口与右端口的数据码不同D. 左端口与右端口的数据码相同9、一张3.5寸软盘的存储容量为______MB，每个扇区存储的固定数据是______。

A. 1.44MB ，512BB. 1MB，1024B C .2MB，256B D .1.44MB，512KB10、某计算机字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是______。

）A 0—16MB B 0—2MC 0—8MBD 0—16MB11、某一RAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是______。