多通道信号处理中的自适应阵列处理技术

北斗卫星导航系统及抗干扰算法研究摘要：本文主要介绍了北斗卫星导航系统（GNSS）组成、特点及应用，概述了北斗导航信号抗干扰算法，提出了改进后的抗干扰算法-空时频联合自适应抗干扰算法，推导出了具体算法及流程，对空时频联合自适应抗干扰算法进行了仿真计算验证，该抗干扰算法已在实际项目中验证其可靠性，具有很强的工程意义。

0 引文北斗卫星导航系统为我国自主研制开发的全球卫星导航系统，可实现全方位定位、导航、授时等功能，在国家经济建设以及国防安全方面扮演着十分重要的角色。

北斗导航接收机通常工作在复杂环境中，容易受到电磁干扰的影响，这会影响导航定位的正常运行。

为此，针对提高接收机抵抗电磁干扰，研究人员研制了卫星抗干扰设备为北斗导航设备的正常运行提供保障。

因此，对于北斗抗干扰技术仍有很大的研究空间。

目前，常见的抗干扰算法有空域抗干扰算法、时域抗干扰算法、频域抗干扰算法、空时抗干扰算法、空频抗干扰算法、LMS自适应窄带陷波抗干扰算法等。

国外已对导航抗干扰算法进行了大量的研究，例如文献给出了LMS变步长算法，文献针对共轭梯度抗干扰算法进行了分析与推导，给出了优化计算过程。

国内西安电子科技大学的王营营改进了扩频技术的GPS抗干扰方法，国防科技大学鲁祖坤开展了天仙阵抗干扰关键技术研究等。

现今对于抗干扰算法的改进优化以及仿真实现仍是行业热点。

本文针对北斗导航接收机设备提出了空时频联合抗干扰算法，给出了具体的推导过程及算法原理，实现了北斗三号卫星导航抗干扰平台系统，并在具体工程上进行了算法的实际验证与应用。

1 北斗卫星导航系统目前，全球卫星导航系统(GNSS-Global Navigation Satellite System)主要包括了以下几种：美国的全球定位系统(GPS- Global Positioning System)、欧洲的伽利略卫星定位系统(GALILEO-Galileo Satellite Navigation System)、俄罗斯的全球导航卫星系统(GLONASS- Global Navigation Satellite System)以及我国的北斗导航卫星定位系统(Bei Dou Navigation Satellite System)等。

多通道信号处理中的阵列信号处理技术在现代通信领域中，多通道信号处理已成为一项重要的技术，能够在众多应用中实现高效的信号提取和处理。

而其中，阵列信号处理技术则是多通道信号处理中的关键技术之一。

本文将以阵列信号处理技术为主题，探讨其在多通道信号处理中的应用和重要性。

一、阵列信号处理技术的基本概念阵列信号处理技术是指利用多个接收通道对信号进行采集和处理的一种信号处理方法。

这些接收通道可以部署在不同的位置上，通过对各通道接收到的信号进行分析和处理，可以获得目标信号的方向、距离和频率等信息。

阵列信号处理技术在无线通信、雷达、声纳等领域中都有着广泛的应用。

二、阵列信号处理技术的原理在阵列信号处理中，通过合理地设计和部署接收通道，并利用差分和合成等技术，可以实现对信号的增强和抑制。

其基本原理可以概括为以下几个方面：1. 时差测量：通过计算不同通道接收到信号的时间差，可以确定信号的到达方向。

这种方法被广泛应用于声纳和雷达领域，用于目标定位和跟踪。

2. 相关性分析：通过对不同通道接收到的信号进行相关性分析，可以提取出目标信号并抑制噪声。

这种方法在无线通信和雷达等领域中被广泛应用，可以提高信号的质量和可靠性。

3. 波束形成：通过对接收到的信号进行加权合成，可以实现对信号的增强和抑制。

这种方法在天线和无线通信系统中被广泛应用，可以提高通信质量和距离。

三、阵列信号处理技术在多通道信号处理中的应用阵列信号处理技术在多通道信号处理中有着重要的应用。

以下列举了几个常见的应用场景：1. 无线通信系统：在无线通信系统中，利用阵列技术可以实现多天线发射和接收。

通过对接收到的信号进行处理，可以提高无线信号的覆盖范围和传输速率。

2. 声纳系统：在声纳系统中，通过部署多个接收通道，可以实现对海洋中的声波信号进行定位和跟踪。

阵列信号处理技术可以提高声纳系统的性能和探测范围。

3. 雷达系统：在雷达系统中，利用阵列技术可以实现对目标信号的定位和跟踪。

利用多通道、低速率采样信号重构完整宽带信号的稳健方法马仑;赵祥模;茹锋【摘要】对宽带信号直接采样要求模数转换器具有高采样速率,这将导致采样精度降低并且难以实现.采用将宽带模拟信号进行多通道、低速率采样的思路,提出一种利用自适应波束形成技术恢复信号完整带宽的新方法.该方法可以同时实现低采样速率与高精度,而且对通道延迟及其他误差稳健.仿真数据的处理结果验证了该方法的有效性.%Sampling broadband signal directly requires a high sampling rate of A/D converter, which leads to a reduction of the sampling accuracy and is difficult to be realized. An idea that performing a multi-channel and low rate sampling with broadband analog signal is introduced, a new method of utilizing adaptive beamforming technique to recover complete bandwidth of the broadband signal is proposed. Application of this method can implement both low rate sampling and high accuracy) in addition, it is robust to channel delay and other errors. The processing result of the simulated data verifies the effectiveness of this method.【期刊名称】《现代电子技术》【年(卷),期】2011(034)019【总页数】4页(P65-68)【关键词】多通道采样;自适应波束形成;模数转换器;通道延迟【作者】马仑;赵祥模;茹锋【作者单位】长安大学信息工程学院,陕西西安710064;长安大学信息工程学院,陕西西安710064;长安大学电子与控制工程学院,陕西西安 710064【正文语种】中文【中图分类】TN957-340 引言现代雷达、通信等信号处理系统通常要求先对天线接收信号进行数字化后再利用数字器件进行处理。

基于阵列信号处理的一体化模块设计张涛;庞鹏翔;董加伟【摘要】当今通信设备飞速发展,但由于频谱资源的限制,通信设备之间的互扰问题越来越严重.为了解决这一日益突出的问题,对阵列信号处理技术进行了研究.阵列信号处理技术是利用多个天线采用空时滤波的手段消除干扰信号.本文研究了针对阵列信号处理技术的一体化模块的设计,根据阵列信号处理的需求完成了天线和射频部分的制作,并进行了测试.天线单元实现轴比3 dB的仰角范围是±60°,轴比6 dB 的仰角范围为±77°;3 dB轴比带宽为20 MHz,6 dB轴比带宽在40 MHz以上.射频单元采用多通道一体化设计,经测试该模块幅度误差＜1 dB,相位误差＜2°.并对此模块进行了半实物仿真,其滤波效果优于60 dBc.【期刊名称】《微型机与应用》【年(卷),期】2015(034)009【总页数】3页(P59-61)【关键词】阵列信号处理;轴比;幅度误差;相位误差【作者】张涛;庞鹏翔;董加伟【作者单位】天津大学电子信息学院,天津300072;天津津航计算技术研究所,天津300308;天津津航计算技术研究所,天津300308;天津津航计算技术研究所,天津300308【正文语种】中文【中图分类】TN973在通信设备飞速发展的今天，通信设备在更加复杂的电磁环境中工作，它们之间的干扰也越发的严重。

通信设备的抗干扰技术成为关键技术之一。

通信设备的抗干扰体制分为扩谱通信抗干扰技术和非扩谱通信抗干扰技术。

这两种通信技术在现今通信系统中均普遍存在，因此需要一种可以适应两种体制的抗干扰方法。

阵列信号处理技术在不需要获得干扰和信号方位信息的条件下采用自适应滤波技术实现抑制干扰，是一种十分有效的手段。

本文对阵列信号处理技术中的天线和射频模块的设计技术进行了研究。

阵列信号处理技术是一种采用多天线自适应调零的技术。

利用不同位置的天线对干扰信号进行估计，采用空时滤波技术对干扰信号进行消除。

多通道语音增强方法简介【摘要】由于多麦克风越来越多地部署到同一个设备上，基于双麦克风和麦克风阵列的多通道语音增强研究有了较大的应用价值。

介绍了自适应噪声对消法、FDM等双通道语音增强方法和波束形成、独立分量分析等麦克风阵列语音增强方法，对各个方法的原理、发展和优缺点进行了详细分析和总结，对多通道语音增强深入研究有一定帮助。

【关键词】语音增强；双通道；麦克风阵列；波束形成1.引言语音是人们通讯交流的主要方式之一。

我们生活的环境中不可避免地存在着噪声，混入噪声的语音会使人的听觉感受变得糟糕，甚至影响人对语音的理解。

在语音编码、语音识别、说话人识别等系统中，噪声也会严重影响应用的效果。

语音增强成为研究的一个问题，其模型如图1所示。

图1 语音增强模型按照采集信号的麦克风数量分类，语音增强方法可被分为单通道（single channel）、双通道（dual-channel）、麦克风阵列（microphone array）三种类型。

一般来说，麦克风越多，去噪的效果越好。

早期，大部分通信/录音终端都只配有一个麦克风，因此单通道语音增强吸引了大量研究者的目光，方法较为成熟。

但单通道方法的缺点是缺少参考信号，噪声估计难度大，增强效果受到限制。

近年来随着麦克风设备的小型化和成本的降低，双麦克风和麦克风阵列越来越多地被部署。

研究者的注意力也在从单通道语音增强向双通道和麦克风阵列语音增强转移，这里对已有的多通道语音增强算法作以简单介绍。

2.双通道语音增强方法在语音增强中，一个关键的问题就是获得噪声。

在单通道语音增强中，噪声是通过从带噪语音信号中估计得到的，估计算法较为复杂且估计噪声总是与真实噪声存在差异，这就限制了增强效果的提高。

为了获得真实噪声，简单的做法就是增加一个麦克风来采集噪声。

从带噪语音信号中减去采集噪声来得到语音信号，这种方法叫做自适应噪声对消法（ANC，adaptive noise canceling），是最原始的最简单的双通道语音增强算法。

阵列信号处理是信号处理的一个年青的分支，属于现代信号处理的重要研究内容之一，其应用范围很广，可用于雷达、声呐、通信、地震勘察、射电天文和医用成像等众多领域。

阵列信号处理是将一组传感器在空间的不同位置按一定规则布置形成的传感器阵列（尽管采用的传感器的类型可以不同，如天线、水听器、听地器、超声探头、X射线检测器，但是传感器的功能是相同的，它是连接信号处理器和感兴趣的空间纽带），用传感器阵列发射能量和（或）接收空间信号，获得信号源的观测数据并加以处理。

阵列信号处理的目的是从这些观测数据中提取信号的有用特征，获取信号源的属性等信息。

目前，阵列信号处理在雷达及移动通信等领域有着广泛而重要的应用。

在相控阵雷达体制中，自适应波束形成技术在抑制杂波干扰方面起着关键的作用。

在移动通信中，基于阵列信号处理的波达方向估计技术，使移动通信进入一个崭新的阶段。

本论文首先介绍阵列信号处理的基础知识。

在此基础上，着重讨论阵列波束形成技术，非理想线性阵列的雷达信号波达方向和多普勒频率估计，均匀圆形阵列的信号波达方向估计和复杂信号的波达方向及参数估计等四方面内容。

这些内容都是阵列信号处理领域的研究热点。

它们无论对阵列信号处理的理论发展还是实际应用，都有重要的意义。

目前，人们普遍关注在阵列响应矢量未知情况下，自适应波束形成问题，即盲自适应波束形成技术。

本文第一方面介绍了最基本的阵列波束形成方法，即最小均方误差波束形成器，线性约束最小方差波束形成器和基于特征空间的波束形成器（ESB）。

在此基础上，提出一个基于特征空间的盲自适应波束形成算法。

此算法首先根据高分辨波达方向估计方法，估计信号源的波达方向，然后以此方向形成约束导向矢量，进而计算出ESB波束形成算法的最优权矢量，最后，对期望目标形成笔状波束。

此算法能够有效地抑制信号的对消现象，并且能够应用于在波束中有多个期望信号的场合。

当阵列存在各种误差时，一般高分辨波达方向估计方法（如MUSIC）的估计性能严重下降。

doi:10.3969/j.issn.1003-3106.2022.12.020引用格式:万相宏,肖国尧,全英汇.一种大带宽多通道信号处理模块设计与实现[J].无线电工程,2022,52(12):2253-2262.[WAN Xianghong,XIAO Guoyao,QUAN Yinghui.Design and Implementation of a Multi-channel Universal Signal Processor[J].RadioEngineering,2022,52(12):2253-2262.]一种大带宽多通道信号处理模块设计与实现万相宏,肖国尧∗,全英汇(西安电子科技大学电子工程学院,陕西西安710071)摘㊀要:多通道信号处理机系统通常包括几十个㊁上百个发送/接收通道,随着信号通道的增加,系统的体积增大,硬件设计的复杂度也会增加㊂面对当前日新月异的应用场景和信号处理新技术,通用化和标准化的信号处理机可缩短新系统/新项目的设计㊁研发以及验证周期,加速新技术验证或投入实际应用㊂针对上述问题,提出了一种大带宽㊁多通道的通用信号处理机硬件结构设计,采用3U VPX 标准化㊁微型化和模块化思路,并结合片上射频系统芯片(Radio-FrequencySystem-on-Chip,RFSoC)完成硬件平台设计,该硬件平台具有8路DAC 发射通道和8路ADC 接收通道,模拟带宽覆盖0~6GHz㊂该设计降低了系统设计的复杂度,使系统规范化㊁通用化,易于进行扩展使用㊂通过测试和应用实例,综合验证了该设计的可靠性和可行性㊂关键词:多通道信号处理机;片上射频系统芯片;通用化;标准化中图分类号:TN911.72文献标志码:A开放科学(资源服务)标识码(OSID ):文章编号:1003-3106(2022)12-2253-10Design and Implementation of a Multi-channel Universal Signal ProcessorWAN Xianghong,XIAO Guoyao ∗,QUAN Yinghui(School of Electronic Engineering ,Xidian University ,Xi an 710071,China )Abstract :A multi-channel signal processor system usually includes dozens or hundreds of transmit /receive channels.With theincrease of signal channels,the volume of the system increases,and the complexity of hardware design also increases.Faced with thecurrent rapidly changing application scenarios and new signal processing technologies,a generalized and standardized signal processorcan shorten the design,development and verification cycle of new systems /projects,and accelerate the verification of practical application of new technologies.Given the above problems,the hardware structure design of a large bandwidth,multi-channel general-purpose signal processor is proposed.The idea of 3U VPX standardization,miniaturization and modularization is adopted,and thehardware platform is designed by combining with an RFSoC (Radio-Frequency System-on-Chip).The hardware platform has 8DACtransmit channels and 8ADC receive channels,the analog bandwidth covers 0~6GHz.The complexity of system design is reduced,the system is standardized and generalized,and is easy to scale and use.Through tests and application examples,the reliability and feasibility of the design are comprehensively verified.Keywords :multi-channel signal processor;RFSoC;generalization;standardization收稿日期:2022-03-10基金项目:国家自然科学基金(61772397);陕西省自然科学基础研究发展计划-杰出青年科学基金(2021JC -23)Foundation Item:National Natural Science Foundation of China (61772397);Shaanxi Provincial Natural Science Basic Research Development Program-Science Fund for Distinguished Young Scholars (2021JC -23)0㊀引言近年来,随着雷达技术的快速发展,多通道高速信号处理的应用在雷达信号处理领域越来越广泛㊂无论是对于MIMO (Multiple Input Multiple Output)雷达,还是相控阵和数字阵列雷达,都需要多个发射和接收通道进行信号传输和处理㊂为了满足雷达信号处理过程中的相关功能,信号处理机多采用FPGA,DSP,FPGA +DSP,FPGA +CPU 以及FPGA +ARM 等架构进行开发设计[1]㊂文献[2-4]讨论了基于DSP的多通道雷达信号处理机设计和实现方法,采用多核通信㊁多核同步的方法对雷达信号处理㊂文献[5-6]分别讨论了基于FPGA的雷达阵列信号处理机的设计和雷达信号采集系统设计方案㊂文献[7-8]提出了基于FPGA+DSP的雷达信号处理机的设计方案和系统实现㊂文献[9]提出了一种数字阵列信号处理单元的设计方案㊂针对不同的应用场景,大多采用分立的模拟数字转换器(Analog to Digital Converter,ADC)㊁数字模拟转换器(Digital to Analog Converter,DAC)以及射频前端相关器件进行雷达信号的发射和接收,相关器件大多只能满足特定功能和技术的使用,且当信号通道数增多时,分立器件所占用的空间变大㊁在印制板上走线引出难度增大,同时还需要考虑通道间的串扰问题,因此整个系统的体积也会相应增大㊂此外,当不同的系统所需要的通道数和工作频带不同时,需要对系统进行重新设计或对原系统进行相应的修改变动㊂面对当前日新月异的应用场景和信号处理新技术,通用化和规范化的信号处理设备无疑可以缩短新技术的研发验证周期,确保更快地进行技术验证或投入实际应用㊂在雷达信号处理的应用场景中,无论何种架构设计,都在不断致力于将信号处理功能向标准化㊁小型化㊁低功耗㊁高集成的方向发展㊂针对上述问题,面向雷达信号处理应用领域,特别是MIMO㊁数字阵和相控阵的信号处理应用,研制一种低功耗㊁低延迟㊁灵活可配置且具有标准化㊁通用化㊁可扩展能力的多通道数字信号处理机具有重要意义㊂本文提出了一种多通道通用信号处理机设计与实现的方案,以Xilinx公司的Zynq UltraScale+ RFSoC作为核心芯片,采用3U VPX标准架构与模块化设计,覆盖DC-6GHz工作频带,同时支持软硬件动态配置功能,该模块适用于数字阵列雷达㊁相控阵和MIMO雷达等不同体制雷达的信号处理系统㊂1㊀硬件架构设计多通道信号处理机架构如图1所示㊂系统主要由Zynq UltraScale+RFSoC芯片㊁时钟芯片㊁晶振㊁电源芯片㊁存储器芯片㊁射频接口㊁以太网芯片及VPX 接口等构成㊂并采用3U VPX的标准设计架构,模块采用导冷结构,同时兼容风冷散热,模块使用灵活㊁便捷㊂硬件系统实物设计的正反面如图2所示,实际使用时去除工艺边即为标准的3U板卡㊂图1㊀多通道信号处理机架构Fig.1㊀Multi-channel signal processorarchitecture(a)板卡正面㊀(b)板卡背面图2㊀板卡实物Fig.2㊀Board picture传统的射频收发系统主要有超外差接收㊁零中频接收和低中频接收3种架构,随着ADC和DAC 性能和工艺的提升,数字信号已经可以直接采样成射频信号进行发射接收㊂Zynq UltraScale+RFSoC系列是Xilinx公司采用16nm工艺的片上射频系统,SoC中集成了高性能的ADC和DAC,芯片集成了具有直接RF采样能力的数据转换器,在片内集成高速数据传输链路,芯片可支持采样率高达5GS/s的14位ADC和10GS/s的14位DAC进行直接RF采样,模拟输入/输出带宽高达6GHz[10-12]㊂信号发射时,由ZYNQ的PL(Program-mable Logic)部分驱动片上集成的DAC,产生中低频的基带信号,然后配置片上射频前端组件,经过一级或者多级变频处理通过天线发射出去㊂信号接收时,信号经过一级或者多级的变频处理,传输到片上集成的ADC进行采集,再传输到ZYNQ的PL端进行数据的处理㊂芯片还集成数字下变频(Digital Down Conver-sion,DDC)㊁数字上变频(Digital Up Conversion, DUC)等功能,使用方便㊁灵活,且与传统的分立芯片系统设计相比,采用该芯片设计的系统,许多模拟组件可以由数字部分进行替代,可实现50%~75%的功耗㊁尺寸削减,可大幅降低硬件成本,从而实现更小型化的射频信号处理系统㊂外部输入的高速信号经过片上ADC和DAC数据转换器的处理,使得ZYNQ的PL端可在中低速时钟情况下,实现对高采样率的ADC和DAC的数据处理㊂相比传统的射频收发系统,省去了许多模拟组件,在系统设计时只需考虑片上ADC和DAC的通道间的信号完整性与隔离度以及时钟和各个通道间的隔离度,极大地降低了芯片已覆盖频段的射频系统的硬件设计难度,减小了系统的工作量,缩短了整体系统的研发周期㊂使用RFSoC芯片进行射频直接采样,系统频段覆盖广,可在0~6GHz灵活可配置,可针对具体需求选择相应的频段进行搭配选择,8个通道可配置不同的频段独立使用,每个通道所配置频段,可根据实际应用同时接收或者分时接收㊂射频接口采用IPEX封装接口引出发射和接收通道信号,射频部分采用机械盲埋孔设计,增加走线空间,减小了PCB的体积,控制通道间的信号串扰和隔离度㊂由于射频系统的高度集成化,不用考虑RFSoC芯片内部的通道隔离度,只需将PCB上的各个收发通道间隔离度控制在合理范围内,即可反映系统的各个通道的隔离度㊂如图3所示,为本文所述系统的时钟网络结构,系统的时钟部分采用LMK04828芯片和GMD946芯片,LMK04828时钟芯片可实现超低噪声,且符合JESD204B标准㊂GMD946时钟芯片是超快型时钟扇出缓冲器,输出时钟低抖动㊂使用LMK04828芯片为系统提供参考时钟,并且预留同步时钟输入输出端口,支持多板间同步,提高了系统的可拓展能力㊂LMK04828时钟电路同时支持本地板载晶振时钟输入,也支持外部接入差分或者单端时钟输入㊂GMD946芯片为RFSoC的高速串行总线以及PL端提供参考时钟输入㊂图3㊀时钟网络结构Fig.3㊀Clock network structure系统的电源部分主要采用开关模式降压型DC/DC稳压器LTM4644和LTM4630㊂2款芯片内置了开关控制器㊁功率场效应管和电感器等元件㊂使用LTM4644和LTM4630给RFSoC的各个部分进行供电,通过LTM电源芯片的EN和PGOOD管脚信号,对特定电源上电顺序进行控制㊂在RFSoC的PL端和PS端分别挂载一片存储器芯片㊂为了实现模块的小型化,满足高存储容量需求,硬件设计中采用的存储器芯片为大容量DDR3存储器芯片,单片DDR3芯片的存储容量为512Mbˑ72bit,等效9片512Mbˑ8bit DDR3的存储容量,读写速率高达1866Mb/s,支持ECC校验,同时内部集成了ODT终端电阻㊁参考电压电路等㊂在保证存储容量的情况下大大减小了体积,提高了系统集成度㊂通过VPX连接器引出符合VITA46标准的对外信号引线,包括高速串行总线㊁LVDS信号线㊁PS_ MIO㊁PL_IO以及LMK04828的时钟相关信号线㊂其中高速串行总线的每个通道的线速率高达16Gb/s,解决了高速数据传输问题㊂多块板卡或不同板卡可以通过高速串行总线进行数据交互,同时可以通过VPX进行拓展板卡功能㊂系统整体的布局设计,按照模块功能㊁信号速率以及信号类型进行布局规划,硬件架构框图基本依据实际布局进行绘制㊂首先对各个模块电路进行布局,然后根据信号类型和信号速率进行模块放置㊂RFSoC 芯片位于板卡中心;电源模块靠近VPX 供电引脚进行放置;存储器芯片靠近主控芯片,放置在主控芯片上方;LMK04828和芯片参考钟的晶振放置在板卡右上方;以太网模块放置在左上方;射频收发通道部分放置在芯片的右侧进行正反贴㊂对于射频收发通道,划定模拟区域与数字区域进行隔离,严格分离模拟和数字信号㊂对于LMK04828芯片,布局完成后周围留一定余量空间做包地处理,用于减小时钟信号的串扰㊂系统板卡PCB 如图4所示,为了降低干扰,在PCB 设计时适当增加了中间层来进行屏蔽,降低信号间的交叉干扰㊂最终设计的PCB 板共24层,第1,3,5,7,9,14,16,20,22层为信号层,第2,4,6,8,9,10~13,15,17,19,21,23层为电源或地层,采用对称设计㊂板厚为2.85mm,为满足高速PCB 的传输需求,选用M6G 的高速板材加工设计,M6G 板材损耗因子为0.005㊂图4㊀系统板卡PCB Fig.4㊀System board PCB2㊀关键信号设计与仿真对于高速信号,特别是高速数模混合信号,信号完整性㊁隔离度一直是设计的重点㊂本系统中高速信号的设计与处理,参考相关文献的设计和改进方法对高速信号进行设计㊂文献[13-14]介绍了高速PCB 设计中信号完整性分析和硬件系统设计中的应用分析㊂文献[15]介绍了射频通道隔离度的影响因素,并提出了2种改进措施㊂文献[16]从板材㊁铜箔等方面介绍了高速PCB 设计的优化方法㊂射频的发射和接收通道设计是系统PCB 设计中需要重点关注的部分㊂将射频收发通道放置在靠近RFSoC 片上ADC 和DAC 的一侧,尽量缩短射频收发通道的布线长度㊂同时,为了保证通道间的隔离度,降低各个通道间的串扰,将ADC 和DAC 进行隔离处理,对于ADC 和DAC 各个通道的射频接口也进行隔离处理,图5为射频收发通道的PCB 处理,图5左边正反表贴的8个通道为射频接收ADC 通道,右边正反表贴的8个通道射频发射DAC 通道㊂布线设计时使用圆弧走线,同时在射频接口的周围增加地孔隔离,并进行盲埋孔设计,可以在一定程度上改善串扰㊂经过仿真测试,对顶层的射频收发通道增加L1~L9层的盲埋孔,对改善串扰的效果最优;对底层的射频收发通道增加L14~L24层的盲埋孔,对改善串扰的效果最优㊂为了保证发射和接收各个通道的一致性,使用蛇形走线和圆弧布线的方式,确保高速信号的传输线等长㊂图5㊀射频收发通道PCB Fig.5㊀RF transceiver channel PCB差分信号大多采用45ʎ转角布线的方式,以满足等长等距的要求㊂对时钟信号㊁高速总线信号和LVDS 信号等信号提供专门的布线层,以保证其最小的回路面积㊂该设计中,ADC 和DAC 的时钟信号线在2个布线层进行布线设计,高速串行总线信号和LVDS 信号与ADC 时钟信号共用一个布线层㊂同时,时钟线和高速信号线用地线进行包围,并在地线周围打地孔减少分布电容,从而减少串扰㊂此外,在PCB 设计时检查多余焊盘并将其删除,可以减小信号反射㊂布线时,保证线间距不小于走线的线宽,并尽可能增大了走线之间的距离,可以减小串扰㊂同时为保证高速信号质量,减小过孔多余残桩对高速信号的影响,设计时对高速信号的过孔进行背钻处理㊂完成系统的PCB 设计后,对系统的ADC 和DAC 通道信号之间的串扰及隔离度进行仿真;对系统的时钟与ADC 和DAC 之间的串扰及隔离度进行仿真,并简要分析仿真结果㊂对ADC输入通道和DAC输出通道的串扰和隔离度进行仿真,选择ADC某一通道输入信号或者DAC的某一通道输出信号,信号带宽9GHz,测试其他通道的隔离度情况㊂ADC各个通道之间的隔离度结果如图6(a)所示,DAC输出各个通道之间的隔离度结果如图6(b)所示㊂对时钟与ADC通道和DAC通道之间的串扰及隔离度进行仿真㊂将时钟信号输入,测试ADC各个通道间和DAC各个通道间的隔离度情况㊂时钟对ADC之间的隔离度仿真结果如图6(c)所示,时钟对DAC之间的隔离度仿真结果如图6(d)所示㊂(a)ADC通道隔离度仿真㊀(b)DAC隔离度通道仿真(c)时钟与ADC隔离度仿真㊀(d)时钟与DAC隔离度仿真图6㊀隔离度仿真Fig.6㊀Isolation simulation㊀㊀从仿真分析图中可以看出,在9GHz带宽范围内仿真输入信号,ADC和DAC的各个通道之间的串扰均小于-60dB;将时钟输入,ADC和DAC的各个通道之间的串扰均小于-60dB㊂满足了系统设计预期的通道隔离度和串扰要求,保证了ADC和DAC多个通道同时工作时的信号质量㊂经过对关键信号的PCB设计以及相关优化,并由仿真测试结果可知,当前设计满足期望的串扰和隔离度目标范围,即ADC和DAC各个通道之间的串扰均小于-60dB;时钟与ADC和DAC各个通道之间的串扰均小于-60dB㊂3㊀关键指标测试本节首先对系统进行ADC和DAC的串扰和隔离度测试,然后对ADC和DAC性能进行测试,并分析该系统的ADC和DAC通道的性能㊂对系统中的ADC和DAC进行串扰和隔离度的测试,测试方法和仿真设计时保持一致,选择ADC某一通道输入信号或者DAC的某一通道输出信号,测试其他通道的隔离度情况㊂测试结果如表1所示㊂测试结果显示,DAC各个通道之间的串扰均小于-70dB,ADC各个通道之间的串扰均小于-60dB㊂达到预期的仿真设计效果,通道间的隔离度良好㊂表1㊀通道隔离度测试Tab.1㊀Channel isolation test测试指标测试结果/dBDAC通道串扰<-70ADC通道串扰<-60根据文献[17-18]介绍的高速ADC性能参数的测试相关方法,进行ADC和DAC性能测试㊂ADC的主要指标分为静态指标和动态指标,同时随着半导体工艺的发展,晶体管最大频率越来越高,相比传统的ADC指标,噪声频谱密度(Noise SpectralDensity,NSD)㊁三阶互调失真(Third-Order Intermod-ulation Distortion,IM3)㊁相邻信道泄漏比(Adjacent Channel Leakage Ratio,ACLR)更能表征射频采样数据转换器的性能㊂根据现有的测试环境,主要对系统中ADC的动态指标的相关参数和噪声频谱密度(NSD)进行测试㊂ADC的采样频率设置为4.8GS/s,不做抽取处理,计算点频信号100,500,1000,1420MHz的无杂散动态范围(Spurious Free Dynamic Range,SFDR)㊁信噪比(Signal to Noise Ratio,SNR)㊁信噪失真比(Signal-Noise Distortion Ratio,SNDR)㊁有效位数(Effective Number of Bits,ENOB)以及NSD,测试结果如表2所示㊂表2㊀ADC通道性能测试Tab.2㊀ADC channel performance test输入信号/MHzSFDR/dBSNR/dBSNDR/dBENOB/bitNSD/(dBm㊃Hz-1) 10078.1662.2261.9510.01-155.9550069.8958.6257.989.35-152.42 100067.2257.5856.509.10-151.37 142063.9653.9653.408.58-147.92表2中的数据是将ADC采集后的数据导入到Matlab中,进行相关参数计算分析得出,图7为ADC 采集的信号频谱测试图㊂(a)100MHz信号频谱图㊀(b)500MHz信号频谱图(c)1000MHz信号频谱图㊀(d)1420MHz信号频谱图图7㊀ADC信号频谱图Fig.7㊀ADC signal spectrogram㊀㊀使用该系统的ADC采集信号源输出的100,500,1000,1420MHz信号,测试使用的信号源谐波较大,信号源的谐波会影响ADC性能参数的测试结果,对相关参数测试的影响较大,实际性能要优于本文测试环境下的相关测试指标㊂对DAC的各个通道进行性能测试,主要测试DAC的SFDR和线性调频信号的平坦度㊂DAC的采样频率设置为9.6GS/s,不做插值处理,输出6个点频信号,将信号接入频谱仪中,进行频谱分析并计算相关性能指标,测试结果如表3所示㊂表3㊀DAC通道性能测试Tab.3㊀DAC channel performance test输出信号SFDR/dB100MHz74.52500MHz71.321GHz62.041.5GHz67.953.0GHz56.723.6GHz54.05图8为DAC 输出信号频率为1GHz 和1.5GHz的信号频谱测试图,从测试图中可看出,谐波的大小影响了DAC 的SFDR 等关键指标,在实际应用中,可根据具体的应用需求,在需要的频带周围使用带通滤波器,进一步提升DAC 的工作性能,从而更好地适配实际的应用环境㊂(a )1GHz 信号频谱图(b )1.5GHz 信号频谱图图8㊀DAC 信号频谱图(1)Fig.8㊀DAC signal spectrogram (1)使用DAC 输出线性调频信号,将输出信号接入频谱仪,进行线性调频信号的平坦度分析和计算㊂在当前测试环境下,线型调频信号在0-3Fs /4的频带范围平坦度均小于ʃ2dB,其中在0-Fs /4的频带范围输出信号的平坦度小于ʃ1.5dB㊂图9为DAC 输出的带宽500MHz㊁中心频率1GHz 和带宽1GHz㊁中心频率为3.6GHz 的线型调频信号㊂经测试分析和计算,带宽500MHz㊁中心频率1GHz 的线型调频波信号平坦度小于ʃ0.8dB,带宽1GHz㊁中心频率3.6GHz 的线型调频波信号平坦度小于ʃ1.5dB㊂(a )带宽500MHz 信号频谱图(b )带宽1GHz 信号频谱图图9㊀DAC 信号频谱图(2)Fig.9㊀DAC signal spectrogram (2)经过测试分析,该系统的DAC 和ADC 串扰㊁隔离度符合预期的设计效果,能正常满足RFSoC 的工作需求;RFSoC 内部集成的DAC 和ADC 的性能良好,可满足多种复杂的雷达信号处理的应用需求㊂4㊀应用场景测试该系统的应用广泛,可以满足多种雷达信号处理的应用需求㊂本节结合实际项目的应用背景,使用该系统进行多通道模拟间歇采样转发干扰的测试㊂使用该处理机的两路ADC 和四路DAC 进行两路模拟间歇采样转发干扰的应用㊂系统测试环境如图10所示,使用电源用于板卡供电,示波器㊁频谱仪和信号发生器等仪器用于测试板卡的相关数据,笔记本电脑用于程序烧写和板卡状态监视㊂图10㊀系统测试环境Fig.10㊀System test environment使用两路DAC 进行发射模拟的雷达信号,两路ADC 进行切片采样,再通过两路DAC 将间歇采样后的信号进行转发,并将间歇采样前后的信号进行脉冲压缩处理,进行对比分析㊂对ADC 和DAC 采集转发干扰进行延迟分析,使用Matlab 程序产生一个雷达信号波形数据,将波形数据存储在ROM 中,通过DAC 输出信号㊂并将该信号接入ADC 通道,把采集到的数据保存,进行延时分析㊂实验测试得出两路ADC 和DAC 进行采集转发的延时均在110ns 以下㊂将测得的数据导入Matlab 进行分析,信号产生和采集延迟分析如图11所示㊂分析可知,系统中相应通道的ADC 采集到DAC 输出的信号延时为105.5ns㊂图11㊀模拟雷达信号产生和采集延时分析Fig.11㊀Analysis of the generation and acquisitiondelay of analog radar signals对其中一路DAC 模拟的雷达信号以及切片采样后转发的雷达信号进行分析,将DAC 模拟产生的雷达信号和ADC 间歇采样处理后的雷达信号接入示波器,并在软件中抓取相应的DAC 通道数据导入Matlab 中进行时频分析㊂DAC 的时频分析如图12所示,图12(a)表示模拟雷达信号产生和间歇采样后的雷达信号的时域图,图12(b)和图12(c)表示模拟雷达信号产生和间歇采样后的雷达信号的频域图㊂在该模拟间歇采样转发测试中,对DAC 输出的模拟雷达信号进行间歇采样,每个脉冲采样4次,采样后进行信号转发㊂(a )间歇采样前后时域图(b )原始信号频域图(c )间歇采样后频域图图12㊀间歇采样时频分析Fig.12㊀Time-frequency analysis of intermittent sampling㊀㊀图13为其中一路信号的经过间歇采样前后的信号脉冲压缩结果,图13(a)为模拟雷达信号在未进行间歇采样处理的脉冲压缩结果;图13(b)为模拟雷达信号在经过间歇采样处理后的脉冲压缩结果㊂(a )原始信号脉冲压缩图(b )切片转发后脉冲压缩图图13㊀转发输出的雷达信号脉冲压缩结果Fig.13㊀Radar signal pulse compression result of forwarding output㊀㊀经过切片采样的模拟雷达信号,转发输出之后可以使信号产生径向对称的假目标信号,假目标的功率由对称中心向两边衰减,且衰减速度较快㊂从上述测试可知,该系统可以很好地对模拟雷达信号进行间歇采样处理,并且切片采样处理后的信号能较好地产生关于主峰对称的假目标信号㊂5㊀结束语本文提出的一种多通道通用信号处理机设计与实现的设计方案,提高了系统的集成度,采用3U VPX 标准架构设计,提高了模块的通用性和实用性,可满足多种雷达的信号处理系统㊂通过对硬件的仿真测试以及板卡性能的相关指标测试,验证了本模块设计具有优越的性能㊂通过举例多通道间歇采样转发的应用实例,验证了系统在多通道信号处理应用的可行性㊂上述测试和应用实例综合验证了本文的多通道通用信号处理机设计的可靠性和可行性㊂本文介绍的多通道信号处理机不止局限于上述应用实例,在数字阵列雷达㊁相控阵和MIMO 雷达等不同体制雷达的信号处理系统都有很强的使用价值㊂可以快速部署多通道的信号处理系统,降低系统方案的设计成本,缩短系统验证的开发周期;并且系统采用标准化的硬件架构设计,可以满足在雷达信号处理系统中通用性㊁规范性㊁低功耗和可灵活配置的应用需求㊂对比同类信号处理机,该架构设计在提高性能的同时,可大大降低系统的体积和功耗㊂参考文献[1]㊀耿昭谦,朱虎明,李旭明,等.基于高性能计算的雷达信号处理研究综述[J].电子科技,2021,34(9):1-6.[2]㊀陈文韬.基于DSP的多通道雷达信号处理设计与实现[D].南京:南京理工大学,2019.[3]㊀张倩.基于多核DSP的雷达信号处理系统的研究与实现[D].南京:南京理工大学,2020.[4]㊀杨思军.DSP技术在雷达信号处理中的应用[J].电子技术与软件工程,2021(20):54-56.[5]㊀皮从之.阵列信号实时处理系统关键技术研究[D].武汉:华中科技大学,2018.[6]㊀熊淳,张荣福.基于FPGA的雷达信号采集系统设计[J].光学仪器,2021,43(4):78-85.[7]㊀李雪.小型雷达信号处理机的设计[D].西安:西安电子科技大学,2021.[8]㊀张艺珂.宽带阵列雷达通道均衡技术实现方法研究[D].西安:西安电子科技大学,2021.[9]㊀孙宗正,肖国尧,全英汇.一种数字阵列信号处理单元的设计与实现[C]ʊ第十三届全国DSP应用技术学术会议论文集.杭州:北京航空航天大学电子信息工程学院,2021:62-67.[10]王莹.集成多种功能,RFSoC支持6GHz以下频段的定义考量[J].电子产品世界,2019,26(4):21-23. [11]FARLEY B,MCGRATH J,ERDMANN C.An All-programmable16-nm RFSoC for Digital-RF Communica-tions[J].IEEE Micro,2018,38(2):61-71. [12]Xilinx为5G无线电大规模部署推出突破性Zynq RF-SoC DFE[J].单片机与嵌入式系统应用,2020,20(12):83.[13]伍颖,邓孟辉,匡代璋,等.高速PCB信号完整性分析及硬件系统设计中的应用分析[J].中国新通信,2018,20(5):121.[14]张良.高速PCB传输线信号完整性研究[D].绵阳:西南科技大学,2021.[15]刘垄,张成浩.机载雷达综合网络射频通道隔离度改进研究[J].现代雷达,2021,43(5):85-89. [16]杨纯璞.高速PCB优化方法研究[C]ʊ第三十五届中国(天津)2021 IT㊁网络㊁信息技术㊁电子㊁仪器仪表创新学术会议论文集.天津:天津市电子学会,2021:161-164.[17]林源泉.高精度高速ADC测试方案设计与实现[D].成都:电子科技大学,2020.[18]何江涛.基于数字信号处理的高精度ADC测试方法研究[D].成都:电子科技大学,2019.作者简介㊀㊀万相宏㊀男,(1999 ),就读于西安电子科技大学电子信息专业,硕士研究生㊂主要研究方向:电子与通信㊁雷达信号处理㊂㊀㊀(∗通信作者)肖国尧㊀男,(1986 ),博士,副教授,硕士生导师㊂主要研究方向:多功能一体化微系统技术㊁数字阵列信号处理技术㊂㊀㊀全英汇㊀男,(1981 ),博士,教授,博士生导师㊂主要研究方向:智能感知㊁多功能综合电子微系统㊁敏捷雷达和雷达遥感㊂。