下载文档原格式
CMOS差分放大器、差分放大器的基本电路结构CMOS差分放大器的基本电路结构如图(a)、(b)所示二、工作原理假设M3与M4完全一致，则有：ID3=ID4,即ID1=ID3=ID4。
根据输入状态来分析该电路的工作原理：回(1)VGS1=VGS2,则UM1与M2的电流相等，即有：ID1=ID2,所以ID4=ID2,此时的输出电流为Io=ID4-ID2=0o回(2)VGS1>VGS2,ID1>ID2,则ID4>ID2,输出电流Io=ID4—ID2>0。
(3)VGSKVGS2,IDKID2,则ID4V ID2,输出电流Io=ID4—ID2<0。
且由于ID1+ID2=IS,所以ID1的增加量(或减小量)等于ID2的减小量(或增加量)，这样输出电流Io等于差分对管的漏极电流ID1与ID2之差，它的最大电流值为IS,从而实现了差分放大器的差分输出信号转换成单端输出信号。
图(b)则是另一种形式的CMOS差分放大器，PMOS管M1与M2作为差分对管，NMOS 管M3与M5构成电流源电路，作为差分放大器的负载。
差分放大器的工作电流由电流源IS 所提供，该电路的工作原理如同图⑶的电路结构一致。
三、电路分析——大信号分析以处于饱和区的NMOS管M0作为电流源。
转换特性(1)Vi1<<Vi2：M1截止，M3也截止，由于M4与M3完全相同，则M4截止，因此无电流从VDD中抽取，M2与M0工作在深线性区，电流也为0,因此Vo=0。
回(2)当Vi1接近Vi2：M1导通，通过M3对ID0分流并使M4导通，则其输出电压依赖于ID4与ID2之间的差值。
对于Vi1与Vi2间差值很小时，M2、M4饱和，产生了高增益，如图(b)所示，当Vi1大于Vi2时，ID1、|ID3|、|ID4|增大而ID2减小，最终驱动M4进入线性区。
回(3)Vi1>>Vi2：VGS2<Vth2,M2截止，M1、M3、M0饱和，M4工作于深线性区，并为零电流，故Vo=VDD。
上海电力学院VLSI原理和设计报告题目：CMOS反向器的版图设计院系：电子与信息工程学院专业：电子科学与技术年级：姓名：学号：指导老师：刘伟景一、实验目的1、熟悉virtuoso editing、LSW设计窗口及操作2、熟练掌握设计快捷键的操作3、培养CMOS数字集成电路设计中减小芯片面积的设计技巧和方法的能力4、认识版图数据文件二、实验设备硬件环境：英特尔I5 PC机、SUN BLADE工作站软件环境：solaris操作系统、Cadence集成电路设计软件三、实验内容实验一UNIX上机实验（１）实验内容及步骤：1．在主目录/home/student/stu231 或/home/student/stu231创建自己的子目录(姓名全拼)。
注意：以后的新建文件和目录全部都在子目录中进行。
2．对根目录进行详细列表并将结果存入自己的子目录下新文件lsl.log中，并用cat命令显示该文件内容，再用file命令查看该文件类型。
3.用cat命令将自己建立的lsl.log文件扩展3次形成一个新文件ls2.log，并用more命令显示该文件内容，统计该文件的行数，并将此信息追加到文件末尾。
4.对自己的子目录打包后压缩，查看形成的新文件信息后，在进行解压和解包。
5.为自己创建一个新的目录new，将自己原目录下的文件拷贝到新目录new中。
6.删除新目录及其下的所有文件。
7.用定向的方法把who命令形成的结果保存到文件who.log中，并查看该文件内容。
8.用chmod命令修改文件who.log的可执行权限使其成为可执行文件，并运行该文件查看结果。
9.进入VI编辑器再次修改文件who.log的内容，其内容为对目录的详细列表，并使改变who.log的可执行权限，使得其权限形式为“r w x r- x r - -”。
并执行之。
实验二：UNIX上机实习（续）10．进入VI编辑器修改lsl.log文件内容，利用全局替换命令将“root”修改为“stu”。
模拟CMOS集成电路设计第四章差分放大器分解差分放大器是CMOS集成电路设计中非常重要的一部分，它在电信号放大、差分信号处理和模拟信号传输等领域具有广泛的应用。
本文将对CMOS集成电路设计中的差分放大器进行分解，以帮助读者更好地理解和应用这一核心电路模块。
差分放大器是一种由两个输入端和一个输出端组成的放大器，它的特点是能够放大两个输入信号的差值，并抑制共模信号（即两个输入信号的平均值）。
差分放大器常用的两种结构是共源共栅结构和共源共栅共源共栅结构。
下面将详细介绍这两种结构的分解方法。
1.共源共栅结构的分解共源共栅结构的特点是输入信号通过共源极放入电路，输出信号通过共栅极输出。
它的优点是输入电阻高、增益稳定，适用于高频和宽频带应用。
首先，我们来看一下共源共栅结构的电路原理图。
它由一个共源极M1、一个共栅极M2和一个负载电阻RL组成。
其中，M1的栅、漏极与输入信号相连，M2的源极与M1的源极相连，并通过电流源IB偏置。
负载电阻RL连接在M2的漏极和M1的源极之间。
接下来，我们对这个电路进行分解。
首先，将M1和M2的直流工作点确定。
假设输入信号为微弱的交流信号，可以将M1和M2视为理想可变电阻，其中M1的栅极和漏极之间的电压为vgs1，M2的栅极和源极之间的电压为vgs2、根据共源共栅和平衡电流假设，可以得到：id1 = id2 = id/2gm1vgs1 = gm2vgs2其中，id为分配给两个MOS管的总漏源电流，gm1和gm2分别为M1和M2的跨导。
然后，通过公式计算共源共栅结构的增益，可以得到：Av = -gm2RL最后，在进行差分模式和共模模式的分析。
差分模式下，输入信号为vcm-vd，其中vcm是共模信号，vd是差模信号。
共模模式下，输入信号为(vcm1+vcm2)/2、根据共模模式下输出电流为零的条件，可以得到共模抑制比CMRR与差分增益Av的关系为CMRR = Av/2gm.2.共源共栅共源共栅结构的分解共源共栅共源共栅结构是一种衍生自共源共栅结构的放大器，它包含两对共源共栅结构，具有更高的增益和更稳定的工作特性。
CMOS实验报告模拟集成电路设计实验报告学院：班级：学号：姓名：班内序号：实验一:共源级放大器性能分析一、实验目的1、掌握synopsys 软件启动和电路原理图（schematic ）设计输入方法；2、掌握使用synopsys 电路仿真软件custom designer对原理图进行电路特性仿真；3、输入共源级放大器电路并对其进行DC 、AC 分析，绘制曲线；4、深入理解共源级放大器的工作原理以及mos 管参数的改变对放大器性能的影响二、实验要求1、启动synopsys ，建立库及Cellview 文件。
2、输入共源级放大器电路图。
3、设置仿真环境。
4、仿真并查看仿真结果，绘制曲线。
三、实验结果1、电路图2、幅度和相位曲线3、部分参数四、实验结果分析器件参数：NMOS 管的宽长比为10，栅源之间所接电容1pF ，Rd=10K。
实验结果：由仿真结果有：gm=173u，Rd=10k，所以增益Av=173*10/1000=1.73=4.76dB实验二:差分放大器设计一、实验目的1. 掌握差分放大器的设计方法；2. 掌握差分放大器的调试与性能指标的测试方法。
二、实验要求1. 确定放大电路；2. 确定静态工作点Q ；3. 确定电路其他参数。
4. 电压放大倍数大于20dB ，尽量增大GBW ，设计差分放大器；5.对所设计电路调试；6. 对电路性能指标进行测试仿真，并对测量结果进行验算和误差分析。
三、实验原理平衡态下的小信号差动电压增益AV 为：四、实验结果改变W/L和栅极电阻，可以看到，R 一定时，随着W/L增加，增益增加，W/L一定时，随着R 的增加，增益也增加。
但从仿真特性曲线我们可以知道，这会限制带宽的特性，W/L增大时，带宽会下降。
为保证带宽，选取W/L=25，R=20K的情况下的数值，保证了带宽约为500MHZ ，可以符合系统的功能特性，实验结果见下图。
1. 电路图2. 幅频特性曲线该图增益为26.9Db, 采用W/L为25，R 取30k ，带宽约为300M五、思考题根据计算公式，为什么不能直接增大R 实现放大倍数的增大？答：若直接增加Rd ，则Vd 会增加，增加过程中会限制最大电压摆幅；如果VDD —Vd=Vin—VTH ，那MOS 管处于线性区的边缘，此时仅允许非常小的输出电压摆幅。
cmos模拟电路版图课程设计一、课程目标知识目标：1. 学生能够理解并掌握CMOS模拟电路的基本原理和版图设计流程。
2. 学生能够识别并运用CMOS模拟电路中的常见器件，如MOSFET、二极管、三极管等。
3. 学生能够运用所学知识分析CMOS模拟电路的性能，并对其进行优化。
技能目标：1. 学生能够运用电路设计软件进行CMOS模拟电路的版图设计，包括器件布局、连线、电源地处理等。
2. 学生能够根据设计要求，完成版图设计中所需的匹配、对称、隔离等技巧。
3. 学生能够运用版图验证工具对设计进行验证，发现并解决潜在问题。
情感态度价值观目标：1. 学生通过课程学习，培养对电子工程的兴趣和热情，提高未来从事相关领域工作的信心。
2. 学生能够树立团队协作意识，主动与他人交流、分享设计经验，共同提高。
3. 学生能够养成严谨、细致的学习态度，面对设计挑战时保持积极心态，勇于克服困难。
课程性质分析：本课程为电子工程专业高年级课程，旨在帮助学生将所学理论知识与实际工程应用相结合，提高学生的实际动手能力。
学生特点分析：学生已具备一定的电子工程基础，具有较强的学习能力和动手能力，但可能对CMOS模拟电路的版图设计较为陌生。
教学要求：1. 结合教材内容，注重理论与实践相结合，提高学生的实际操作能力。
2. 针对学生特点，适当引导和启发，帮助学生掌握版图设计方法和技巧。
3. 关注学生的学习进度，及时调整教学策略，确保课程目标的实现。
二、教学内容1. CMOS模拟电路基本原理- CMOS工艺简介- MOSFET工作原理与特性- 常见CMOS模拟电路基本结构2. 版图设计流程与方法- 版图设计规范与要求- 器件布局与连线技巧- 电源地处理与隔离技术3. 版图设计实例分析- 简单放大器版图设计- 电流镜版图设计- 差分放大器版图设计4. 版图验证与优化- 版图验证工具的使用- 版图性能分析- 版图优化方法与技巧5. 教学内容安排与进度- 第一周：CMOS模拟电路基本原理- 第二周：版图设计流程与方法- 第三周：版图设计实例分析- 第四周：版图验证与优化教材章节关联：1. CMOS模拟电路基本原理：对应教材第1章和第2章内容2. 版图设计流程与方法：对应教材第3章内容3. 版图设计实例分析：对应教材第4章和第5章内容4. 版图验证与优化：对应教材第6章内容教学内容科学性和系统性：教学内容紧密结合教材，按照从基础原理到实际应用的顺序，逐步引导学生掌握CMOS模拟电路版图设计的方法与技巧，确保学生能够系统地掌握相关知识。
《模拟CMOS集成电路设计》实验教学大纲
课程代码：MICR2004
课程名称：模拟CMOS集成电路设计
英文名称：Design of Analog CMOS Integrated Circuits
实验室名称：微电子实验室
课程学时：72实验学时：18
一、本课程实验教学目的与要求
通过本课程的实验，可以进一步加强学生对《模拟CMOS集成电路设计》所学内容的理解和掌握，特别是培养学生的动手能力，达到掌握模拟集成电路的设计原理、设计方法和设计工具。
二、主要仪器设备及现有台套数
PC机现有25台; Work Station现有4台。
四、考核方式
1、实验报告：包括实验目的、实验工具、实验方法过程、实验结果（原理图，版图，DRC、LVS验证报告，GDSII文件）。
2、考核方式：
（1）实验课的考核方式：教师验收评定成绩。
（2）实验课考核成绩:根据实验完成情况和实验报告是否完整确定，实验成绩占课程总成绩的10%。
五、实验教材、参考书
1、教材：《模拟CMOS集成电路设计实验指导手册》，自编。
2、参考书：《模拟CMOS集成电路设计》. 陈贵灿（译），西安交通大学出版社.2003出版。
CMOS差分放大器一、差分放大器的基本电路结构CMOS差分放大器的基本电路结构如图(a)、（b）所示二、工作原理假设M3与M4完全一致，则有：ID3＝ID4，即ID1＝ID3＝ID4。
根据输入状态来分析该电路的工作原理：（1）VGS1＝VGS2，则M1与M2的电流相等，即有：ID1＝ID2，所以ID4＝ID2，此时的输出电流为Io＝ID4－ID2＝0。
（2）VGS1＞VGS2，ID1＞ID2，则ID4＞ID2，输出电流Io＝ID4－ID2＞0。
（3）VGS1＜VGS2，ID1＜ID2，则ID4＜ID2，输出电流Io＝ID4－ID2＜0。
且由于ID1＋ID2＝IS，所以ID1的增加量（或减小量）等于ID2的减小量（或增加量），这样输出电流Io等于差分对管的漏极电流ID1与ID2之差，它的最大电流值为IS，从而实现了差分放大器的差分输出信号转换成单端输出信号。
图(b)则是另一种形式的CMOS差分放大器，PMOS管M1与M2作为差分对管，NMOS 管M3与M5构成电流源电路，作为差分放大器的负载。
差分放大器的工作电流由电流源IS 所提供，该电路的工作原理如同图(a)的电路结构一致。
三、电路分析——大信号分析以处于饱和区的NMOS管M0作为电流源。
转换特性（1）Vi1<<Vi2：M1截止，M3也截止，由于M4与M3完全相同，则M4截止，因此无电流从VDD中抽取，M2与M0工作在深线性区，电流也为0，因此Vo=0。
（2）当Vi1接近Vi2：M1导通，通过M3对ID0分流并使M4导通，则其输出电压依赖于ID4与ID2之间的差值。
对于Vi1与Vi2间差值很小时，M2、M4饱和，产生了高增益，如图(b)所示，当Vi1大于Vi2时，ID1 、|ID3| 、|ID4|增大而ID2减小，最终驱动M4进入线性区。
（3）Vi1>>Vi2：VGS2＜Vth2，M2截止，M1、M3、M0饱和，M4工作于深线性区，并为零电流，故Vo=VDD。
目录摘要 (3)第一章引言 (4)第二章基础知识介绍 (5)集成电路简介 (5)CMOS运算放大器 (5)理想运放的模型 (5)非理想运算放大器 (6)运放的性能指标 (6)CMOS运算放大器的常见结构 (7)单级运算放大器 (7)简单差分放大器 (8)版图的相关知识 (9)版图介绍 (9)硅栅CMOS工艺版图和工艺的关系 (9)Tanner介绍 (10)第三章电路设计 (11)总体方案 (11)各级电路设计 (11)第三级电路设计 (11)第二级电路设计 (12)第一级电路设计 (13)三级运放整体电路图及仿真结果分析 (15)第四章版图设计 (16)版图设计的流程 (16)参照所设计的电路图的宽长比，画出各MOS管 (16)布局 (18)画保护环 (18)画电容 (18)画压焊点 (19)整个版图 (20)第五章 T-Spice仿真 (22)提取T-Spice文件 (22)用T-Spice仿真 (25)仿真结果分析 (27)第六章总结 (28)参考文献 (29)摘要本次专业综合课程设计的主要内容是设计一个CMOS三级运算跨导放大器，该放大器可根据不同的使用要求，通过开关的开和闭，选择单级、两级、三级组成放大器，以获得不同的增益和带宽。
用ORCAD画电路图，设计、计算宽长比，仿真，达到要求的技术指标，逐级进行设计仿真。
然后用L-Edit软件根据设计的宽长比画版图，最后通过T-Spice仿真，得到达到性能指标的仿真结果。
设计的主要结果归纳如下：（1）运算放大器的基本工作原理（2）电路分析（3）设计宽长比（4）画版图（5）仿真（6）结果分析关键词：CMOS运算跨导放大器；差分运放；宽长比；版图设计；T-Spice 仿真第一章引言众所周知，微电子技术、电力电子技术和计算机技术在相互渗透、相互支撑和相互促进的紧密关系中，均得到了飞速的发展。
现代信息社会的支柱——计算机和通讯，其主要硬件设备是集成电路。
Project report
课程名称：VLSI版图设计
作业内容：差分放大器版图设计
任课教师：田应洪
学生姓名：刘毓达
学校院系：华东师范大学电子工程系所在班级：集成电路工程
一、设计目标
本次版图设计我做的是CMOS差分放大器的设计。
CMOS差分放大器是模拟电路中最基本也是最重要的电路单元之一，掌握其版图对更进一步加深对电路的理解极为重要，更为关键的是，良好的版图能力是一个合格的模拟电路设计者所必须具备的素质。
本次所画差分放大器的原理图如下：
二、设计要求
设计规则是设计人员与工艺人员之间的接口与“协议”，是版图设计必须无条件的服从的准则，可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。
设计规则主要包括几何规则、电学规则以及走线规则。
1.工艺
本次版图设计使用无锡上华CSMC 0.6um的工艺库。
2.DRC
在版图完成后必须要通过DRC规则检查。
只有通过DRC的版图才初步具备实际的生产价值。
DRC文件为工艺库中自带。
以下为部分规则示意：
3.I/O端口
两个输入端口，两个输出端口，VDD及VSS接口。
如原理图所示。
4.尺寸
差分放大器共使用了5个MOS管。
两个PMOS，三个NMOS管。
其
中P管尺寸为W/L=80/1，N管尺寸为W/L=64/1。
均使用叉指结构。
P管分成8个W/L为10:1的管。
N管分成16个W/L为4:1的管。
PAD尺寸为：
poly层：120*120um
metal1和metal2层：110*110um
nwell层：100*100um
pad层：96*96um
via层：88*88um
三、版图设计
首先考虑五个管子的布局。
从上面所给的管子尺寸可以看到，每一个晶体管都是又细又长的一条。
对于实际生产显然不合适，所以经过考虑将每个晶体管做成叉指结构，这样使版图密集紧凑，并且能很好的工作。
对于总体布局，应充分考虑外部pad的连接，避免外部引线过长及交叉。
总体布局图
考虑各个器件的匹配。
由于M1和M2的源漏需要与M3和M4的源漏连接，让它们的栅相互靠近，这样就比较容易把输出连接至M3和M4。
同时，两个P管的栅也面对面放置，这样两个输入差分对管就能保持好的匹配。
就像一些版图大师所说的那样：“通过使栅的方向一致，可以保证良好的匹配。
虽然n型器件和p 器件并没有真正的匹配要求，但让你所有的栅都有同一个方向是非常好的做法。
这一做法的附加好处是使你的金属线方向一致。
”
完成后的差分放大器版图：
P管的版图：
Dummy版图：
输入管及电流源版图：VDD及衬底接触：
输入差分管及电流源版图：
VDD及VSS衬底接触：
PAD的版图：
PAD版图：
加上PAD后的全局图：
四、DRC中的问题
问题局部放大图：
这一次版图绘制时吸取了上次画版图全部画完才DRC的深刻教训，在画差分放大器时，每做完一个非重复性步骤后立即进行DRC，通过了再复制操作，这样绘制的效率大为提高，前期的错误也出现得
很少。
其中出现得一个错误是我把输入对管的有源区连成了一个，结果导致了报错。
仔细检查后发现，我的输入对管的栅是面对面放置的，当两个管的有源区连成一个时，metal1和poly的contact接触也被包含其中，导致系统无法区分contact连接的是有源区还是栅跟金属。
另一个错误是metal1和pad连接的错误，如上图截图所显示的那样。
检查后发现是metal跟poly距离太近，将pad最外层poly加宽后错误就消失了。
绘制过程中其它的各种错误也出现了不少。
但只要耐心地比对规则文件，积极地跟其他同学讨论，问题总是能得到顺利解决。
我想以后在其他的工作学习中，这种态度都是值得发扬的。
下面是DRC全部通过的截图：
五、总结
版图（layout）是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。
版图设计是创建工程制图的精确的物理描述过程，即定义各工艺层图形的形状、尺寸以及不同工艺层的相对位置的过程。
其设计目标有以下三方面：
①满足电路功能、性能指标、质量要求；
②尽可能节省面积，以提高集成度，降低成本；
③尽可能缩短连线，以减少复杂度，缩短延时，改善可能性。
通过这次版图的绘制，我获益良多。
不仅加深了对这学期所学知识的理解，对固态电路也有了进一步认识。
同时，对cadence中virtuoso 工具的应用也从生疏变得熟练，使自己的实践应用能力得到极大地提升。
最后，感谢田应洪老师，一学期的敦敦教诲。
其中不单单是版图技术，更重要的是做事做人的道理。
谢谢老师！。
