各大公司数字电路笔试试题
- 格式:doc
- 大小:59.50 KB
- 文档页数:13
数字电路试题及答案一、选择题(每题10分,共20分)1. 下列数字电路元件中,属于组合逻辑的是A. 集线器B. 隧道二极管C. 寄存器D. D触发器答案:A2. 十进制数 8 的二进制表示形式为A. 1010B. 1110C. 1000D. 1001答案:C3. 十六进制数 B 的二进制表示形式为A. 1010B. 1101C. 1111D. 1011答案:D4. 以下哪个逻辑门的输出是其他逻辑门输出的非A. 与门B. 或门C. 非门D. 异或门答案:C二、填空题(每题10分,共20分)1. 使用 2 输入 AND 门,将 A 和 B 两个开关输入,如果 A 和 B 均为高电平时,输出为________答案:高电平2. 使用 2 输入 OR 门,将 A 和 B 两个开关输入,如果 A 和 B 中有一个或两个为高电平时,输出为________答案:高电平3. 使用 2 输入 XOR 门,将 A 和 B 两个开关输入,如果 A 和 B 中只有一个为高电平时,输出为________答案:高电平4. 使用 2 输入 NAND 门时,输出为低电平的条件是________答案:A 和 B 均为高电平三、简答题(每题20分,共40分)1. 请简述组合逻辑和时序逻辑的区别。
答案:组合逻辑是指电路的输出仅由当前时刻的输入确定,与之前的输入无关。
组合逻辑电路的输出仅取决于输入信号的组合,对于相同的输入,始终保持相同的输出。
而时序逻辑是指电路的输出除了与当前输入有关外,还与之前的输入和输出有关。
时序逻辑电路的输出不仅取决于输入信号的组合,还受到电路之前状态的影响。
2. 请简述二进制和十六进制之间的转换原理。
答案:二进制是一种基于2的数制,只有两个数位 0 和 1。
而十六进制是一种基于16的数制,包含了 0 到 9 的数字和 A 到 F 的六个字母。
进行二进制到十六进制的转换时,将二进制数按照每四位分组,然后将每个四位二进制数转换为相应的十六进制数,最终得到的十六进制数就是对应的表示。
数字电路基础试题及答案一、单选题1.下列关于数字电路和模拟电路的叙述中,正确的是A、处理数字信号的电路称为模拟电路B、处理模拟信号的电路称为数字电路C、数字电路和模拟电路的分析方法相同D、数字电路中工作的三极管不是工作在饱和区,就是截止区【正确答案】:D2.二进制数11010转换为十进制数为A、32B、21C、26D、33【正确答案】:C4011是A、四2输入或非门B、四2输入与非门C、四2输入与门D、四2输入或门【正确答案】:B4001是A、四2输入或非门B、四2输入与非门C、四2输入与门D、四2输入或门【正确答案】:A5.逻辑功能为“有0出1,有1出0”的门电路是A、与门B、或门C、非门D、与或门【正确答案】:C6.TTL集成门电路的输入端需通过( )与正电源短接。
A、电阻B、电容C、电感D、负电源【正确答案】:A4001和CC4011都是采用的14引脚( )封装双列直插式。
A、塑B、金C、纸D、硅胶【正确答案】:A8.在数字信号中,高电平用逻辑1表示,低电平用逻辑0表示,称为A、正逻辑B、1逻辑C、负逻辑D、0逻辑【正确答案】:A9.十进制数码18用8421BCD码表示为A、10010B、100010C、00011000D、01110111【正确答案】:C10.已知逻辑函数,与其相等的函数为A、B、C、D、【正确答案】:D11.8421BCD码0001 0100表示的十进制数码为A、12B、14D、22【正确答案】:B12.十进制数6用8421BCD码表示为A、0110B、0111C、1011D、1100【正确答案】:A13.TTL集成门电路不使用的多余输入端可以A、接地B、悬空C、接低电平D、短接【正确答案】:B14.有4个信息,用2进制表示,就需要有( )位2进制表示。
A、2B、3C、4D、5【正确答案】:A15.下列四种类型的逻辑门中,可以用( )实现三种基本运算。
B、或门C、非门D、与非门【正确答案】:D16.二进制数11转换为十进制数为A、1B、2C、3D、4【正确答案】:C17.8421BCD码0101表示十进制数A、5B、6C、7D、2【正确答案】:A18.下列关于二进制代码中,描述错误的是A、二进制代码与所表示的信息之间应具有一一对应的关系B、用n位二进制数可以组合成2n个代码C、若需要编码的信息有N项,则应满足2n≥ND、若需要编码的信息有N项,则应满足2n=N19.在下列各图中,或非逻辑对应的逻辑图是A、B、C、D、【正确答案】:B20.常用的74××系列是指A、TTL器件B、CMOS器件C、NMOS器件D、PMOS器件【正确答案】:A21.CT74LSXXCP简称A、7LSXXB、LSXXC、74XXD、LXX22.逻辑函数表达式Y=A+B表示的逻辑关系是A、与B、或C、非D、与非【正确答案】:B23.十进制数19转化为二进制数为A、10011B、11001C、10100D、11011【正确答案】:A24.逻辑函数化简后为A、B+CBC、1D、B+CD【正确答案】:B25.74LS系列集成门电路引脚编号的判断方法错误的是A、把凹槽标志置于左方B、引脚向下C、逆时针自下而上顺序依次为12D、把凹槽标志置于右方【正确答案】:D26.二进制数1010转换为十进制数为A、10B、8C、12D、6【正确答案】:A27.逻辑函数表达式Y=表示的逻辑关系是A、与B、或C、非D、与非【正确答案】:C28.逻辑代数中的互补率是A、B、C、D、【正确答案】:A29.常用的C×××系列是指A、TTL器件B、CMOS器件C、NMOS器件D、PMOS器件【正确答案】:B30.下列逻辑函数表达式中与F=A+B功能相同的是A、B、C、D、【正确答案】:B31.十进制数8用8421BCD码表示为A、1010B、1011C、1000D、0101【正确答案】:C32.若逻辑函数L=( )AB,则L可简化为A、L=AB、L=BCDC、L=ABD、L=A+BCD【正确答案】:C判断题1.绝大多数的TTL逻辑集成电路引脚排列顺序是一致的,即面对集成电路的文字面,半圆形标注向左,逆时针依次是1,2,3,…,并且第一边最末引脚为接地脚GND,而整块集成电路的最末引脚为电源引脚Vcc。
数电模电笔试题及答案# 数字电子技术基础题及答案## 一、选择题1. 在数字电路中,以下哪个不是基本的逻辑门?A. 与门B. 或门C. 非门D. 异或门答案:D2. 一个触发器的输出状态取决于:A. 当前输入B. 过去输入C. 外部控制信号D. 电源电压答案:B3. 下列哪个不是数字电路的特点?A. 抗干扰能力强B. 功耗低C. 运算速度慢D. 逻辑功能明确答案:C## 二、填空题1. 在数字电路中,高电平通常表示为______,低电平表示为______。
答案:1,02. 一个4位二进制计数器可以计数的数值范围是______到______。
答案:0000,11113. 一个8位的寄存器可以存储的最大十进制数是______。
答案:255## 三、简答题1. 简述D触发器的功能。
答案:D触发器是一种具有两个稳定状态的双稳态电路,它的输出状态取决于时钟信号的上升沿或下降沿。
在时钟脉冲的控制下,D触发器能够将输入端的数据锁存并输出。
2. 什么是模数转换器(ADC)?答案:模数转换器是一种将模拟信号转换为数字信号的设备。
它通过量化和编码模拟信号的幅度来实现转换,广泛应用于各种电子系统中,如音频处理、图像处理等。
## 四、计算题1. 给定一个逻辑表达式:Y = A'B + AB',求当A=0,B=1时,Y的值。
答案:当A=0,B=1时,A'=1,B'=0,代入表达式得Y = 1*1 + 0*0 = 1。
2. 一个3位二进制计数器的当前状态为010,下一个状态是什么?答案:下一个状态是011。
## 五、分析题1. 分析一个简单的数字电路设计,该电路由一个与门、一个或门和一个非门组成,输入信号为A和B。
请描述电路的逻辑功能。
答案:该电路的逻辑功能是输出信号C,其中C = (A AND B) OR (NOT A)。
这意味着当A和B都为高电平时,输出为高电平;当A为低电平时,无论B的状态如何,输出也为高电平。
《数字电路》试卷及答案一、【单项选择题】 ( 本大题共20 小题,每题 2 分,共40 分) 在每题列出的四个选项中只有一个选项是切合题目要求的,请将正确选项前的字母填在答题卷相应题号处。
1、关于钟控 RS触发器,若要求其输出“ 0”状态不变,则输入的RS信号应为( A)。
[A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X2、以下各电路中,( B)能够产生脉冲准时。
[A]多谐振荡器[B]单稳态触发器[C]施密特触发器[D]石英晶体多谐振荡器3、以下逻辑电路中为时序逻辑电路的是(C)。
[A]变量译码器[B]加法器[C]数码存放器[D]数据选择器4、同步时序电路和异步时序电路比较,其差别在于后者(B)。
[A]没有触发器[B]没有一致的时钟脉冲控制[C]没有稳固状态[D]输出只与内部状态相关5、当用专用输出构造的PAL设计时序逻辑电路时,一定还要具备有(A)。
[A]触发器[B]晶体管[C] MOS 管[D]电容6、能将输出端直接相接达成线与的电路有(C)。
[A] TTL 与门[B]或门[C]三态门[D]三极管非门7、 TTL 与非门的剩余脚悬空等效于(A)。
[A] 1[B] 0[C] Vcc[D] Vee8、以下哪一条不是除去竟争冒险的举措(B)。
[A]接入滤波电路[B]利用触发器[C]加当选通脉冲[D]改正逻辑设计9、主从触发器的触发方式是(D)。
[A] CP=1[B] CP上涨沿[C] CP 降落沿[D]分两次办理10、组合型 PLA 是由( A)组成。
[A]与门阵列和或门阵列[B]一个计数器[C]一个或阵列[D]一个存放器11、以下四个数中,最大的数是(B)。
[A] (AF) 16[B] (001010000010)8421BCD[C] (10100000) 2[D] (198) 1012、触发器有两个稳态,储存8 位二进制信息要(B)个触发器。
[A] 2[B] 8[C] 16[D] 3213、以下门电路属于双极型的是(A)。
数字电路试题及答案一、选择题1. 数字电路中最基本的逻辑门是以下哪一个?A. 与非门B. 或非门C. 与门D. 异或门答案:C2. 在二进制数系统中,用三个比特(bit)可以表示多少个不同的数值?A. 4B. 6C. 8D. 10答案:C3. 下列哪个触发器具有记忆功能?A. 组合逻辑B. 时序逻辑C. D型触发器D. T型触发器答案:C4. 在数字电路中,"0" 和 "1" 分别代表什么逻辑状态?A. 低电平 / 高电平B. 高电平 / 低电平C. 接地 / 供电D. 禁用 / 启用答案:A5. 以下哪种类型的逻辑门是使用晶体管实现开关功能的?A. 模拟门B. 数字门C. 模拟数字门D. 晶体管逻辑门答案:D二、填空题1. 在数字电路中,一个______门输出的高电平可以驱动多个输入端,而不会改变输出电平。
答案:或门2. _______是数字电路设计中的一种基本方法,它将复杂的电路分解为更简单的子电路。
答案:模块化设计3. 在数字电路中,一个______触发器在时钟信号的上升沿改变状态,而______触发器在下降沿改变状态。
答案:D型;JK型4. 一个4位二进制计数器的最大输出值是______。
答案:155. 在数字电路中,______是一种用于存储数据的电路,它可以在没有时钟信号的情况下保持信息。
答案:触发器三、简答题1. 请简述数字电路与模拟电路的主要区别。
答:数字电路处理的是离散的信号,通常只有两种状态(如高电平代表“1”,低电平代表“0”),而模拟电路处理的是连续变化的信号。
数字电路的主要优点是抗干扰能力强,易于实现逻辑运算和存储功能,而模拟电路则更擅长处理连续变化的信号,如音频和视频信号。
2. 什么是组合逻辑和时序逻辑?答:组合逻辑是指其输出仅依赖于当前输入信号的逻辑电路,不包含存储元件,如与门、或门和非门等。
时序逻辑则包含存储元件(如触发器),其输出不仅依赖于当前的输入信号,还依赖于历史状态,因此具有记忆功能。
数电考试题及答案一、选择题(每题2分,共20分)1. 在数字电路中,最基本的逻辑关系是:A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑答案:A2. 下列哪个不是数字电路的特点?A. 高速度B. 低功耗C. 高成本D. 可靠性高答案:C3. 一个D触发器具有几个输入端?A. 1B. 2C. 3D. 4答案:B4. 一个完整的数字系统通常包括哪些部分?A. 输入、处理、存储B. 输入、处理、输出C. 输入、存储、输出D. 存储、处理、输出答案:B5. 下列哪个不是组合逻辑电路的特点?A. 输出只依赖于当前输入B. 输出在输入改变后立即改变C. 有记忆功能D. 结构简单答案:C6. 一个4位二进制计数器最多能计数到:A. 15B. 16C. 255D. 1023答案:B7. 在数字电路中,逻辑门的输入端可以连接多少个其他逻辑门的输出端?A. 1个B. 2个C. 3个D. 无限制答案:D8. 一个简单的数字钟电路至少需要几个计数器?A. 1B. 2C. 3D. 4答案:B9. 逻辑门的输出电压通常分为哪两个电平?A. 高电平、低电平B. 正电平、负电平C. 直流电平、交流电平D. 标准电平、非标准电平答案:A10. 下列哪个是数字电路设计中常用的仿真软件?A. MATLABB. AutoCADC. PhotoshopD. SolidWorks答案:A二、填空题(每空2分,共20分)1. 数字电路中最基本的逻辑关系包括______、______和非逻辑。
答案:与逻辑,或逻辑2. 一个3-8译码器有______个输入端,______个输出端。
答案:3,83. 在数字电路中,常用的计数器类型包括二进制计数器、______计数器和______计数器。
答案:十进制,BCD4. 一个8位寄存器可以存储______位二进制数。
答案:85. 触发器的两个稳定状态是______和______。
答案:0,1三、简答题(每题10分,共30分)1. 请简述数字电路与模拟电路的主要区别。
数电考试题及答案一、单项选择题(每题2分,共20分)1. 在数字电路中,最基本的逻辑运算是()。
A. 与运算B. 或运算C. 非运算D. 异或运算2. 一个逻辑门的输入端悬空时,相当于输入()。
A. 0B. 1C. 低电平D. 高电平3. 下列哪个不是组合逻辑电路的特点?()A. 输出只依赖于当前输入B. 输出与输入之间存在时延C. 输出与输入之间没有记忆功能D. 输出与输入之间存在时延4. 在数字电路中,一个触发器可以存储()位二进制信息。
A. 1B. 2C. 4D. 85. 一个4位二进制计数器可以计数的最大值是()。
A. 7B. 15C. 16D. 2556. 下列哪个不是时序逻辑电路的特点?()A. 输出不仅依赖于当前输入,还依赖于电路状态B. 具有记忆功能C. 输出与输入之间存在时延D. 输出只依赖于当前输入7. 在数字电路中,一个D触发器的输出Q与输入D的关系是()。
A. Q=DB. Q=非DC. Q=D的非D. Q=非D的非8. 一个3线-8线译码器可以译码的输入信号有()种。
A. 2B. 4C. 8D. 169. 在数字电路中,一个JK触发器可以工作在()状态。
A. 稳定状态B. 振荡状态C. 稳定状态和振荡状态D. 以上都不是10. 一个8位A/D转换器的量化步长是()。
A. 1/8B. 1/16C. 1/256D. 1/512二、填空题(每题2分,共20分)1. 在数字电路中,逻辑“与”运算的符号是___________。
2. 一个2进制计数器的计数范围是___________。
3. 一个3位二进制数可以表示的最大十进制数是___________。
4. 在数字电路中,逻辑“或”运算的符号是___________。
5. 一个4位二进制数可以表示的最大十进制数是___________。
6. 在数字电路中,逻辑“非”运算的符号是___________。
7. 一个5位二进制数可以表示的最大十进制数是___________。
数字电路试题及答案一、选择题(每题2分,共20分)1. 数字电路中最基本的逻辑关系是:A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑2. 以下哪个不是数字电路的优点?A. 高速度B. 低功耗C. 可编程性D. 易于制造3. 一个3输入的与门,当所有输入都为1时,输出为:A. 0B. 1C. 2D. 34. 触发器的主要用途是:A. 存储一位二进制信息B. 进行算术运算C. 执行逻辑判断D. 放大信号5. 下列哪个不是组合逻辑电路的特点?A. 输出只依赖于当前的输入B. 输出可以延迟输入C. 没有记忆功能D. 可以进行复杂的逻辑运算二、填空题(每空2分,共20分)6. 一个典型的数字电路由________、________和输出三部分组成。
7. 一个4位二进制计数器可以计数的最大数值是________。
8. 一个D触发器的两个主要输入端是________和________。
9. 在数字电路中,________是一种常用的同步信号,用于协调电路的时序。
10. 一个3-8译码器可以将3位二进制信号转换为________种可能的输出状态。
三、简答题(每题15分,共30分)11. 简述数字电路与模拟电路的主要区别。
12. 解释什么是时钟信号,并说明它在数字电路中的作用。
四、计算题(每题15分,共30分)13. 给定一个逻辑表达式 Y = A'B + AB',使用卡诺图化简该表达式,并画出相应的逻辑电路图。
14. 设计一个2位二进制计数器,使用D触发器实现,并说明其工作原理。
答案一、选择题1. 答案:A(与逻辑)2. 答案:D(易于制造)3. 答案:B(1)4. 答案:A(存储一位二进制信息)5. 答案:B(输出可以延迟输入)二、填空题6. 答案:输入、处理7. 答案:15(2^4 - 1)8. 答案:数据输入(D)、时钟输入(CLK)9. 答案:时钟信号(Clock Signal)10. 答案:8三、简答题11. 数字电路与模拟电路的主要区别在于:数字电路处理的是离散的数字信号,而模拟电路处理的是连续的模拟信号。
2025年招聘电路工程师笔试题与参考答案(某大型集团公司)(答案在后面)一、单项选择题(本大题有10小题,每小题2分,共20分)1、在数字电路中,下列哪种逻辑门可以实现“异或”运算?(A)A. XOR门B. AND门C. OR门D. NOT门2、在CMOS集成电路中,当输入端悬空(即未接任何电平)时,为了防止不必要的电流消耗和逻辑状态不确定,通常建议的做法是?(C)A. 将输入端直接接地B. 将输入端接高电平C. 使用外部上拉或下拉电阻将输入端固定至已知电平D. 无需特别处理,CMOS会自动处理悬空状态3、在RC串联电路中,如果电源频率增加,则该电路中的容抗将会:A. 增加B. 减小C. 不变D. 先增加后减小4、在放大器电路中,若要提高电压增益,通常可以采取以下哪种措施?A. 增大负载电阻B. 减小负载电阻C. 增大输入信号幅度D. 减小输入信号幅度5、在数字电路中,下列哪种电路可以用来实现信号的延时?A、触发器B、计数器C、译码器D、加法器6、在CMOS电路中,以下哪个说法是正确的?A、PMOS和NMOS都可以作为负载B、PMOS和NMOS都可以作为输入端C、PMOS和NMOS都可以作为输出端D、PMOS只能作为负载,NMOS只能作为输入端7、在模拟电路中,如果一个电阻两端的电压为10V,通过它的电流为2A,则该电阻的阻值为:A. 2ΩB. 5ΩC. 10ΩD. 20Ω8、在数字逻辑电路中,一个具有4个输入端的或非门(NOR gate),当所有输入均为低电平(0)时,其输出为:A. 高电平(1)B. 低电平(0)C. 不确定D. 依电路设计而定9、在RC电路中,如果电容C不变,电阻R增大,则该电路的时间常数τ将如何变化?A. 增大B. 减小C. 不变D. 先增大后减小 10、一个理想运算放大器组成的反相放大器,其输入电压为+2V,增益设置为-5,那么输出电压是多少?A. -10VB. +10VC. -7VD. +7V二、多项选择题(本大题有10小题,每小题4分,共40分)1、以下哪些是电路设计中的模拟电路?()A. 运算放大器B. 晶体管放大电路C. 数字电路D. 电源电路2、在电路设计中,以下哪些元件属于被动元件?()A. 电阻B. 电容C. 电感D. 微处理器3、以下关于电路中的电流和电压的说法,正确的是:A、电流是电荷的定向移动形成的B、电压是电路中形成电流的原因C、电路中有电压就一定有电流D、电流的大小与导体两端的电压和导体的电阻都有关4、在数字电路中,关于逻辑门电路的说法,正确的是:A、与门(AND gate)的逻辑功能是“全1出1,有0出0”B、或门(OR gate)的逻辑功能是“全0出0,有1出1”C、非门(NOT gate)的逻辑功能是“输入0输出1,输入1输出0”D、异或门(XOR gate)的逻辑功能是“相同出0,不同出1”5、在交流电路中,关于电感元件的性质描述正确的是:A. 电感元件对直流电流呈现开路特性B. 频率越高,电感元件的阻抗越大C. 电感元件能够储存磁场能量D. 在理想情况下,电感元件消耗的功率为零6、下列哪些是构成模拟电路的基本元器件?A. 电阻器B. 电容器C. 二极管D. 场效应晶体管(FET)7、以下哪些元器件属于模拟电路中的基本元件?()A. 电阻B. 电容C. 电感D. 二极管E. 晶体管8、以下哪些电路属于线性电路?()A. RC低通滤波器B. 运算放大器电路C. 二极管整流电路D. 晶体管放大电路E. 谐振电路9、在设计一个放大器时,以下哪些因素会影响其增益稳定性?A. 晶体管的β值变化B. 温度变化C. 电源电压波动D. 负载阻抗的变化E. 输入信号频率的变化 10、在反馈放大器中,引入负反馈可以实现以下哪些效果?A. 提高增益稳定性B. 减小非线性失真C. 增加带宽D. 改变输入和输出阻抗E. 提高放大器噪声性能三、判断题(本大题有10小题,每小题2分,共20分)1、电路工程师在设计和分析电路时,必须始终遵循基尔霍夫电压定律(KVL)和基尔霍夫电流定律(KCL)。
数电考试题及答案一、单项选择题(每题2分,共20分)1. 在数字电路中,最基本的逻辑运算是()。
A. 与运算B. 或运算C. 非运算D. 异或运算答案:C2. 一个触发器可以存储()位二进制信息。
A. 1B. 2C. 4D. 8答案:A3. 以下哪个不是组合逻辑电路的特点?()A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 输出状态不依赖于电路的历史状态D. 输出状态不依赖于电路的初始状态答案:B4. 一个4位二进制计数器可以计数的最大值是()。
A. 15B. 16C. 255D. 256答案:B5. 以下哪个不是时序逻辑电路的特点?()A. 输出不仅依赖于当前输入,还依赖于电路的历史状态B. 输出与输入之间存在时间延迟C. 输出状态不依赖于电路的初始状态D. 输出状态依赖于电路的初始状态答案:C6. 在数字电路中,使用最多的触发器是()。
A. SR触发器B. JK触发器C. D触发器D. T触发器答案:C7. 一个3线-8线译码器可以译码()种不同的输入信号。
A. 3B. 4C. 8D. 27答案:C8. 以下哪个不是数字电路的优点?()A. 高抗干扰性B. 高稳定性C. 低功耗D. 易于集成答案:C9. 在一个二进制计数器中,如果计数器从0开始计数,那么它的第一个状态是()。
A. 0000B. 0001D. 0101答案:B10. 以下哪个不是数字电路设计中常用的简化方法?()A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 电阻网络简化答案:D二、多项选择题(每题3分,共15分)11. 下列哪些是数字电路中常用的逻辑门?()A. 与门B. 或门D. 异或门E. 与非门答案:ABCDE12. 在数字电路中,以下哪些因素会影响电路的稳定性?()A. 电源电压波动B. 温度变化C. 信号传输延迟D. 电路的初始状态E. 电路的负载答案:ABDE13. 以下哪些是时序逻辑电路的基本组成元素?()A. 触发器B. 计数器D. 译码器E. 编码器答案:ABC14. 在数字电路中,以下哪些是常用的计数器类型?()A. 二进制计数器B. 十进制计数器C. 约翰逊计数器D. 环形计数器E. 移位寄存器答案:ABCD15. 以下哪些是数字电路设计中常用的测试方法?()A. 功能测试B. 时序测试C. 静态测试D. 动态测试E. 模拟测试答案:ABCD三、填空题(每题2分,共20分)16. 在数字电路中,一个基本的与门电路有 ______ 个输入端和______ 个输出端。
数字电路考试题目及答案一、选择题(每题2分,共20分)1. 以下哪个选项是数字电路中的基本逻辑门?A. 与门B. 或门C. 非门D. 所有以上选项答案:D2. 在数字电路中,一个输入为0,另一个输入为1时,或门的输出是什么?A. 0B. 1C. 不确定D. 无输出答案:B3. 一个触发器的初始状态是0,当触发器的时钟信号上升沿到来时,触发器的状态会如何变化?A. 保持不变B. 变为1C. 变为0D. 随机变化答案:B4. 下列哪个不是数字电路中的计数器类型?A. 二进制计数器B. 十进制计数器C. 十六进制计数器D. 模拟计数器答案:D5. 在数字电路中,一个D触发器的Q输出和Q'输出之间的关系是什么?A. 相同B. 相反C. 无关系D. 有时相同有时相反答案:B6. 一个4位二进制计数器能表示的最大数值是多少?A. 15B. 16C. 255D. 256答案:B7. 以下哪个不是数字电路中的编码方式?A. 二进制编码B. 格雷码编码C. 十进制编码D. 模拟编码答案:D8. 在数字电路中,一个异或门的输出为1的条件是什么?A. 输入相同B. 输入不同C. 至少一个输入为0D. 至少一个输入为1答案:B9. 一个3线到8线解码器有多少个输入线?A. 3B. 4C. 5D. 8答案:A10. 在数字电路中,一个锁存器和触发器的主要区别是什么?A. 锁存器可以保持一个稳定的状态,而触发器不能B. 触发器可以保持一个稳定的状态,而锁存器不能C. 两者没有区别D. 两者都是存储设备答案:B二、填空题(每题2分,共20分)1. 在数字电路中,一个3位二进制计数器可以表示的最大数值是__7__。
2. 如果一个触发器的J和K输入都是1,则触发器的状态将会__翻转__。
3. 在数字电路中,一个4位二进制计数器有__16__个不同的状态。
4. 一个D触发器的输出Q在时钟信号的__上升沿__时更新。
5. 一个3线到8线解码器可以产生__8__个输出。
数字电路试题及答案一、选择题(每题2分,共20分)1. 在数字电路中,最基本的逻辑关系是:A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑答案:A2. 一个3输入的与门,当所有输入都为高电平时,输出为:A. 低电平B. 高电平C. 浮空D. 不确定答案:B3. 触发器的两个稳定状态是:A. 0和1B. 正和负C. 高和低D. 真和假答案:A4. 下列哪个不是数字电路的优点?A. 高速度B. 高稳定性C. 低功耗D. 易于集成答案:C5. 以下哪个是组合逻辑电路的特点?A. 输出状态只与当前输入有关B. 具有记忆功能C. 输出状态与过去输入有关D. 以上都不是答案:A6. 一个D触发器的Q端在时钟信号上升沿触发时,其输出将:A. 保持不变B. 变为0C. 变为1D. 翻转答案:D7. 以下哪个逻辑门不是基本逻辑门?A. 与门B. 或门C. 非门D. 异或门答案:D8. 以下哪个是数字电路设计中的同步设计?A. 所有信号在同一个时钟信号下操作B. 信号在不同的时钟信号下操作C. 信号没有时钟信号D. 以上都不是答案:A9. 一个4位二进制计数器,其计数范围是:A. 0到3B. 0到7C. 0到15D. 1到4答案:C10. 在数字电路中,布尔代数的基本原理不包括:A. 幂等律B. 互补律C. 反演律D. 欧拉定律答案:D二、简答题(每题10分,共30分)1. 简述数字电路与模拟电路的主要区别。
答:数字电路主要处理离散的数字信号,使用二进制数字表示信息,具有较高的抗干扰能力,易于实现大规模集成。
而模拟电路处理连续变化的模拟信号,使用电压或电流的连续变化来表示信息,通常需要较高的精度和稳定性。
2. 解释什么是时序逻辑电路,并给出一个例子。
答:时序逻辑电路是一种数字电路,其输出不仅依赖于当前的输入,还依赖于电路的历史状态。
这种电路通常包含存储元件,如触发器或寄存器。
一个常见的例子是计数器,它可以按照时钟信号的上升或下降沿进行计数。
数电考试题及答案一、选择题(每题1分,共10分)1. 数字电路中最基本的逻辑关系是()。
A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑2. 下列哪个不是数字电路的特点?()A. 抗干扰能力强B. 功耗低C. 体积小D. 工作速度慢3. 一个二进制数1011转换为十进制数是()。
A. 10B. 11C. 13D. 154. 在数字电路中,以下哪个不是基本的逻辑门?()A. 与门B. 或门C. 非门D. 放大门5. 触发器的主要用途是()。
A. 放大信号B. 存储信息C. 转换信号D. 滤波6. 一个完整的数字系统包括()。
A. 逻辑电路B. 电源C. 输入设备D. 所有选项7. 以下哪个不是数字电路的分类?()A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 存储电路8. 一个4位二进制计数器最多可以计数到()。
A. 8B. 16C. 32D. 649. 以下哪个是数字电路的优点?()A. 易受干扰B. 集成度高C. 功耗大D. 灵活性差10. 一个简单的数字钟至少需要多少个触发器?()A. 1B. 2C. 4D. 6二、填空题(每空1分,共10分)1. 数字电路中,最基本的逻辑运算包括________、________和________。
2. 一个二进制数1101转换为十进制数是________。
3. 触发器的两个稳定状态是________和________。
4. 一个数字电路系统由________、________和________组成。
5. 一个4位二进制计数器的计数范围是________到________。
三、简答题(每题5分,共20分)1. 简述数字电路与模拟电路的区别。
2. 解释什么是组合逻辑电路和时序逻辑电路。
3. 描述数字电路中的触发器是如何工作的。
4. 什么是数字电路的抗干扰能力?四、计算题(每题10分,共20分)1. 给定一个二进制数101101,转换为十进制数是多少?2. 如果一个数字钟使用4位二进制计数器,计算它的计数周期是多少秒?(假设时钟频率为1Hz)五、综合题(每题15分,共30分)1. 设计一个简单的数字电路,实现两个输入信号A和B的异或逻辑功能。
1、简单描述一个单片机系统的主要组成模块,并说明各模块之间的数据流流向和控制流流向.简述单片机应用系统的设计原则.(仕兰微面试题目)2、画出8031与2716(2K*8ROM)的连线图,要求采用三-八译码器,8031的P2.5,P2.4和P2.3参加译码,基本地址范围为3000H-3FFFH.该2716有没有重叠地址?根据是什么?若有蛐闯雒科?716的重叠地址范围.(仕兰微面试题目)3、用8051设计一个带一个8*16键盘加驱动八个数码管(共阳)的原理图.(仕兰微面试题目)4、PCI总线的含义是什么?PCI总线的主要特点是什么? (仕兰微面试题目)5、中断的概念?简述中断的过程.(仕兰微面试题目)6、如单片机中断几个/类型,编中断程序注意什么问题;(未知)7、要用一个开环脉冲调速系统来控制直流电动机的转速,程序由8051完成.简单原理如下:由P3.4输出脉冲的占空比来控制转速,占空比越大,转速越快;而占空比由K7-K0八个开关来设置,直接与P1口相连(开关拨到下方时为"0",拨到上方时为"1",组成一个八位二进制数N),要求占空比为N/256. (仕兰微面试题目)下面程序用计数法来实现这一功能,请将空余部分添完整.MOV P1,#0FFHLOOP1 :MOV R4,#0FFH--------MOV R3,#00HLOOP2 :MOV A,P1--------SUBB A,R3JNZ SKP1--------SKP1:MOV C,70HMOV P3.4,CACALL DELAY :此延时子程序略----------------AJMP LOOP18、单片机上电后没有运转,首先要检查什么?(东信笔试题)9、What is PC Chipset? (扬智电子笔试)芯片组(Chipset)是主板的核心组成部分,按照在主板上的排列位置的不同,通常分为北桥芯片和南桥芯片.北桥芯片提供对CPU的类型和主频、内存的类型和最大容量、ISA/PCI/AGP插槽、ECC纠错等支持.南桥芯片则提供对KBC(键盘控制器)、RTC(实时时钟控制器)、USB(通用串行总线)、Ultra DMA/33(66)EIDE数据传输方式和ACPI(高级能源管理)等的支持.其中北桥芯片起着主导性的作用,也称为主桥(Host Bridge).除了最通用的南北桥结构外,目前芯片组正向更高级的加速集线架构发展,Intel的8xx系列芯片组就是这类芯片组的代表,它将一些子系统如IDE接口、音效、MODEM和USB 直接接入主芯片,能够提供比PCI总线宽一倍的带宽,达到了266MB/s.10、如果简历上还说做过cpu之类,就会问到诸如cpu如何工作,流水线之类的问题.(未知)11、计算机的基本组成部分及其各自的作用.(东信笔试题)12、请画出微机接口电路中,典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、所存器/缓冲器). (汉王笔试)13、cache的主要部分什么的.(威盛VIA 2003.11.06 上海笔试试题)14、同步异步传输的差异(未知)15、串行通信与同步通信异同,特点,比较.(华为面试题)16、RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) (华为面试题)总结了一下招聘团常问的问题(关于电子专业的),现在贴出来,和大家一起分享,祝愿还没找上工作的朋友们能早日找到心满意的工作。
枣庄学院2011——2012学年度第一学期《数字电路》考试试卷(B卷)(考试时间:150分钟考试方式:开卷)考试内容1.判断题正确的在括号内记“√”,错误的记“X”(共10分,每题1分)1)“0”的补码只有一种形式。
()2)卡诺图中,两个相邻的最小项至少有一个变量互反。
()3)用或非门可以实现3种基本的逻辑运算。
()4)三极管饱和越深,关断时间越短。
()5)在数字电路中,逻辑功能相同的TTL门和CMOS门芯片可以互相替代使用。
()6)多个三态门电路的输出可以直接并接,实现逻辑与。
()7)时钟触发器仅当有时钟脉冲作用时,输入信号才能对触发器的状态产生影响。
()8)采用奇偶校验电路可以发现代码传送过程中的所有错误。
()9)时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能,它们之间可以相互转换。
()10)一个存在无效状态的同步时序电路是否具有自启动功能,取决于确定激励函数时对无效状态的处理。
()二.选择题(从下列各题的备选答案中选出1个或多个正确答案,将其填在括号中。
共10分)1.不能将减法运算转换为加法运算。
()A.原码B.反码C.补码2.小数“0”的反码可以写为。
()A.0.0...0 B.1.0...0 C.0.1...1 D.1.1 (1)3.逻辑函数F=A⊕B和G=A⊙B满足关系。
()A.F=G B.F’=G C.F’=G D.F=G⊕14.要使JK 触发器在时钟脉冲作用下,实现输出n n Q Q =+1,则输入端信号应为。
( )A .J =K =0B .J =K =1C .J =1,K =0D .J =0,K =15.设计一个同步10进制计数器,需要触发器。
( ) A .3个 B .4个 C .5个 D .10个三.两逻辑函数BCD A D C BC CD B D C A AB F ++++=)(1,D C D B A F ⊕⊕=2,求两者的关系。
(10分)四.用与非门-与非门电路实现逻辑函数C B B A F ⊕+⊕=。
海光信息数字后端笔试题
海光信息是一家专注于处理器研发的公司,因此其数字后端笔试题可能会涉及处理器设计、数字电路设计、硬件描述语言等方面的知识。
以下是一些可能的试题示例:
1. 简述数字电路设计中常见的时序单元有哪些,并简要说明其工作原理。
2. 描述一下硬件描述语言(如Verilog或VHDL)的基本语法和常用语句。
3. 请解释一下处理器设计的流水线技术,并给出流水线设计的优点和缺点。
4. 在处理器设计中,为什么要进行寄存器分配?请给出几种常见的寄存器分配策略。
5. 描述一下数字后端设计的流程,并简要说明每个步骤的作用。
6. 请解释一下时序约束的概念,并给出几种常见的时序约束方法。
7. 在数字后端设计中,如何进行版图优化以提高芯片的性能和功耗效率?
8. 请解释一下物理验证的概念,并给出几种常见的物理验证方法。
9. 请说明数字后端设计中时序分析的重要性,并给出几种常见的时序分析方法。
10. 在处理器设计中,如何进行指令调度以提高流水线的吞吐量?
以上试题仅为示例,实际考试中可能会有更多涉及处理器设计和数字后端设计的题目。
建议考生在备考期间,加强对处理器设计和数字后端设计相关课
程的学习,掌握基本概念和原理,熟悉常用的设计工具和语言,以提高应试能力。
北邮数电考试题及答案一、单项选择题(每题2分,共20分)1. 在数字电路中,以下哪个器件不是基本逻辑门?A. 与门B. 或门C. 非门D. 放大器答案:D2. 以下哪个选项是二进制数1011对应的十进制数?A. 10B. 11C. 12D. 13答案:B3. 以下哪个逻辑表达式表示的是“与非”逻辑?A. A + BB. A * BC. A' * B'D. A + B'答案:C4. 在数字电路中,一个D触发器的输出Q在时钟上升沿时的逻辑状态取决于什么?A. 当前Q的状态B. 上一个时钟周期的D输入C. 当前D输入D. 当前Q和D的异或答案:C5. 以下哪个选项是组合逻辑电路的特点?A. 有记忆功能B. 输出只依赖于当前输入C. 需要时钟信号D. 包含反馈回路答案:B6. 一个完整的二进制加法器至少需要多少个输入?A. 1B. 2C. 3D. 4答案:C7. 在数字电路中,以下哪个术语表示电路的抗干扰能力?A. 延迟B. 噪声容限C. 功耗D. 频率答案:B8. 以下哪个选项是数字电路中常用的编码方式?A. 格雷码B. 十进制码C. 十六进制码D. 二进制码答案:A9. 以下哪个选项是数字电路中常用的计数器类型?A. 同步计数器B. 异步计数器C. 串行计数器D. 并行计数器答案:A10. 在数字电路中,以下哪个选项是布尔代数的基本定理?A. 德摩根定律B. 欧拉定律C. 牛顿定律D. 皮亚诺公理答案:A二、填空题(每题2分,共20分)1. 一个4位二进制计数器的计数范围是_________到_________。
答案:0000 11112. 在数字电路中,一个逻辑门的输出为高电平时,通常表示逻辑值_________。
答案:13. 一个3-8译码器可以将3位二进制数译码为8个输出中的一个,每个输出对应一个唯一的二进制输入组合。
如果输入是101,则输出为_________。
答案:14. 在数字电路中,一个D触发器的时钟输入为低电平时,触发器的状态是_________。
1、同步电路和异步电路的区别是什么?(仕兰微电子)2、什么是同步逻辑和异步逻辑?(汉王笔试)同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
電路設計可分類為同步電路和非同步電路設計。
同步電路利用時鐘脈衝使其子系統同步運作,而非同步電路不使用時鐘脈衝做同步,其子系統是使用特殊的“開始”和“完成”信號使之同步。
由於非同步電路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性--因此近年來對非同步電路研究增加快速,論文發表數以倍增,而Intel Pentium 4處理器設計,也開始採用非同步電路設計。
3、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?(汉王笔试)线与逻辑是两个输出信号相连可以实现与的功能。
在硬件上,要用oc门来实现(漏极或者集电极开路),由于不用oc门可能使灌电流过大,而烧坏逻辑门,同时在输出端口应加一个上拉电阻。
(线或则是下拉电阻)4、什么是Setup 和Holdup时间?(汉王笔试)5、setup和holdup时间,区别.(南山之桥)6、解释setup time和hold time的定义和在时钟信号延迟时的变化。
(未知)7、解释setup和hold time violation,画图说明,并说明解决办法。
(威盛VIA 2003.11.06 上海笔试试题)Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。
输入信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。
如果hold time不够,数据同样不能被打入触发器。
建立时间(Setup Time)和保持时间(Hold time)。
建立时间是指在时钟边沿前,数据信号需要保持不变的时间。
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。
如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将会出现metastability的情况。
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么超过量就分别被称为建立时间裕量和保持时间裕量。
8、说说对数字逻辑中的竞争和冒险的理解,并举例说明竞争和冒险怎样消除。
(仕兰微电子)9、什么是竞争与冒险现象?怎样判断?如何消除?(汉王笔试)在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法:一是添加布尔式的消去项,二是在芯片外部加电容。
1、同步电路和异步电路的区别是什么?(仕兰微电子)2、什么是同步逻辑和异步逻辑?(汉王笔试)同步逻辑是时钟之间有固定的因果关系。
异步逻辑是各时钟之间没有固定的因果关系。
3、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?(汉王笔试)线与逻辑是两个输出信号相连可以实现与的功能。
在硬件上,要用oc门来实现,由于不用oc门可能使灌电流过大,而烧坏逻辑门。
同时在输出端口应加一个上拉电阻。
4、什么是Setup 和Holdup时间?(汉王笔试)5、setup和holdup时间,区别.(南山之桥)6、解释setup time和hold time的定义和在时钟信号延迟时的变化。
(未知)7、解释setup和hold time violation,画图说明,并说明解决办法。
(威盛VIA2003.11.06 上海笔试试题)Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。
建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。
输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。
保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。
如果hold time 不够,数据同样不能被打入触发器.建立时间(Setup Time)和保持时间(Hold time)。
建立时间是指在时钟边沿前,数据信号需要保持不变的时间。
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。
如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将会出现metastability的情况。
如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么超过量就分别被称为建立时间裕量和保持时间裕量。
8、说说对数字逻辑中的竞争和冒险的理解,并举例说明竞争和冒险怎样消除。
(仕兰微电子)9、什么是竞争与冒险现象?怎样判断?如何消除?(汉王笔试)在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争。
产生毛刺叫冒险。
如果布尔式中有相反的信号则可能产生竞争和冒险现象。
解决方法:一是添加布尔式的消去项,二是在芯片外部加电容。
10、你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?(汉王笔试)常用逻辑电平:12V,5V,3.3V;TTL和CMOS不可以直接互连,由于TTL是在0.3-3.6V 之间,而CMOS则是有在12V的有在5V的。
CMOS输出接到TTL是可以直接互连。
TTL 接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。
11、如何解决亚稳态。
(飞利浦-大唐笔试)亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。
当一个触发器进入亚稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平上。
在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
12、IC设计中同步复位与异步复位的区别。
(南山之桥)13、MOORE 与MEELEY状态机的特征。
(南山之桥)14、多时域设计中,如何处理信号跨时域。
(南山之桥)15、给了reg的setup,hold时间,求中间组合逻辑的delay范围。
(飞利浦-大唐笔试)Delay < period - setup ? hold16、时钟周期为T,触发器D1的建立时间最大为T1max,最小为T1min。
组合逻辑电路最大延迟为T2max,最小为T2min。
问,触发器D2的建立时间T3和保持时间应满足什么条件。
(华为)17、给出某个一般时序电路的图,有Tsetup,Tdelay,Tck->q,还有clock的delay,写出决定最大时钟的因素,同时给出表达式。
(威盛VIA 2003.11.06 上海笔试试题)18、说说静态、动态时序模拟的优缺点。
(威盛VIA 2003.11.06 上海笔试试题)19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。
(威盛VIA2003.11.06 上海笔试试题)20、给出一个门级的图,又给了各个门的传输延时,问关键路径是什么,还问给出输入,使得输出依赖于关键路径。
(未知)21、逻辑方面数字电路的卡诺图化简,时序(同步异步差异),触发器有几种(区别,优点),全加器等等。
(未知)22、卡诺图写出逻辑表达使。
(威盛VIA 2003.11.06 上海笔试试题)23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。
(威盛)24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? (威盛笔试题circuit design-beijing-03.11.09)25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大?(仕兰微电子)27、用mos管搭出一个二输入与非门。
(扬智电子笔试)28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。
(威盛笔试题circuit design-beijing-03.11.09)29、画出NOT,NAND,NOR的符号,真值表,还有transistor level的电路。
(Infineon 笔试)30、画出CMOS的图,画出tow-to-one mux gate。
(威盛VIA 2003.11.06 上海笔试试题)31、用一个二选一mux和一个inv实现异或。
(飞利浦-大唐笔试)32、画出Y=A*B+C的cmos电路图。
(科广试题)33、用逻辑们和cmos电路实现ab+cd。
(飞利浦-大唐笔试)34、画出CMOS电路的晶体管级电路图,实现Y=A*B+C(D+E)。
(仕兰微电子)35、利用4选1实现F(x,y,z)=xz+yz’。
(未知)36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现(实际上就是化简)。
37、给出一个简单的由多个NOT,NAND,NOR组成的原理图,根据输入波形画出各点波形。
(Infineon笔试)38、为了实现逻辑(A XOR B)OR (C AND D),请选用以下逻辑中的一种,并说明为什么?1)INV 2)AND 3)OR 4)NAND 5)NOR 6)XOR 答案:NAND(未知)39、用与非门等设计全加法器。
(华为)40、给出两个门电路让你分析异同。
(华为)41、用简单电路实现,当A为输入时,输出B波形为…(仕兰微电子)42、A,B,C,D,E进行投票,多数服从少数,输出是F(也就是如果A,B,C,D,E中1的个数比0多,那么F输出为1,否则F为0),用与非门实现,输入数目没有限制。