下载文档原格式
浙江工业大学 / 学年第一学期 《数字电路和数字逻辑》期终考试试卷B姓名 学号 班级 任课教师一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。
错填、不填均无分。
1．（1011111．01）2=（ ）102．若10010110是82421BCD 码的一组代码，则它对应的十进制数是________。
3．逻辑函数B A AB F +=的反函数F =________。
4．不会出现的变量取值所对应的最小项叫做 。
5．组合逻辑电路任何时刻的稳定输出仅仅只决定于__________各个输入变量的取值。
6．描述时序逻辑电路的逻辑表达式有驱动方程、________________和输出方程。
7．1K ×4位ROM ，有 位地址输入。
8．要把模拟量转化成数字量一般要经过四个步骤，分别称为采样、保持、________、编码。
9．D/A 转换器的主要参数有 、转换时间和转换精度。
10．集成单稳态触发电路的暂稳态维持时间取决于 。
二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
11．若已知Y XY YZ Z Y XY +=++，判断等式=+++))()((Z Y Z Y Y X Y Y X )(+成立的最简单方法是依据 规则。
【 】A ．代入规则B ．对偶规则C ．反演规则D ．互补规则12．F (A ,B ,C )的任意两个最小项之积等于 。
【 】 A ．0 B ．1 C ．ABC D ．ABC13．+0+1A A A ⋅⋅等于 。
【 】 A ．0 B ．1 C ． A D ．A 14．将TTL 与非门正常使用时，多余的输入端应 。
【 】 A ．全部接高电平 B ．部分接高电平，部分接地 C ．全部接地 D ．部分接地，部分悬空 15． S R 触发器不具有 功能。
集成电路考题一、填空题1、世界上第一个自动计算器是1832年。
2、Jack Kilby提出IC设想一集成电路，由此获得诺贝尔奖，标志着数字时代的来临。
3、集成电路的发展按摩尔定律发展变化。
4、数字电路噪声进入的途径有电感耦合、电容耦合、电源和地的干扰。
5、N型半导体的多子是自由电子，少子是空穴。
6、P型半导体的多子是空穴，少子是自由电子。
7、二极管电流I D与电压匕的关系表达式为e V①。
8、二极管的反向击穿类型有齐纳击穿和雪崩击穿。
9、互连线电容模型可用平行板电容模型等效，导线总电容的公式为10、互连线电容模型可用微带线模型等效，由平面电容和边缘电容构成。
11、导体为均匀的绝缘介质包围，可知一条导线的电容C与电感L的关系为12、CMOS反相器噪声容限的定义有N [,低电平噪声容限和 %高电平噪声容限。
13、CMOS反相器电路总功耗分为三部分，分别为由充放电电容引起的动态功耗、P d〃直流通路电容引起的功耗、，〃静态功耗。
14、静态CMOS门由上拉网络PUN和下拉网络PDN构成。
15、CMOS互补逻辑实现一个N输入逻辑门所需MOS管的个数为型个。
16、伪NMOS逻辑实现一个N输入逻辑门所需MOS管的个数为N+1个。
17、动态逻辑实现一个N输入逻辑门所需MOS管的个数为N+2个。
18、动态逻辑电路工作过程分为预充电和求值两个阶段。
19、时序电路中与寄存器有关的参数分别为建立时间、维持时间、传播时间。
20、对于时钟偏差不敏感的触发器为Clocked CMOS（或为时钟控制CMOS）。
21、C2CMOS实现一个N输入逻辑门所需MOS管的个数为N+2个。
22、施密特触发器两个开关阈值分别为：人和工。
23、半定制的电路设计方法分别是以单元为基础的设计方法和以阵列为基础的设计方法。
二、简答题 1、画出双阱CMOS电路工艺顺序简化图。
(P31)2、二极管的电流受工作温度的双重影响。
(P60)(1)出现在电流方程的①T与温度呈线性关系，①T的增加会使电流下降。
1、在数字集成电路中，以下哪个元件常用于存储二进制信息？A、电阻B、电容C、触发器D、电感（答案：C）2、模拟集成电路中，用于放大电信号的主要元件是？A、二极管B、晶体管C、电阻D、电容（答案：B）3、以下哪种逻辑门电路可以实现“与”运算？A、NOT门B、OR门C、AND门D、XOR门（答案：C）4、在数字电路中，时钟信号的主要作用是？A、提供电源B、控制信号同步C、放大信号D、转换信号格式（答案：B）5、模拟集成电路中，常用于稳定输出电压的元件是？A、运算放大器B、比较器C、稳压二极管D、晶体管（答案：C）6、数字集成电路中，D触发器的输出在何时更新？A、时钟信号上升沿B、时钟信号下降沿C、随时更新D、根据输入信号变化（答案：A，注：也可能是B，具体取决于触发器类型，但此题通常按常见上升沿触发考虑）7、以下哪种电路常用于将模拟信号转换为数字信号？A、放大器B、滤波器C、模数转换器（ADC）D、数模转换器（DAC）（答案：C）8、在模拟集成电路中，用于产生稳定电流源的元件或电路是？A、电流镜B、电压源C、电阻网络D、电容器（答案：A）9、数字集成电路中，用于实现计数功能的电路是？A、加法器B、寄存器C、计数器D、译码器（答案：C）10、以下哪种电路或元件在模拟集成电路中常用于信号的滤波？A、放大器B、比较器C、滤波器D、振荡器（答案：C）。
1.如图1有n个最小尺寸传输门串联在一起，每个门的平均电阻为8kΩ，节点电容为在输入从高变化到低时为3fF。
图11)计算n个串联传输门的延时。
2)为减小传输门链的延时可以在传输门链中每隔m个传输门插入一个缓冲器或反相器，假设缓冲器/反相器的延时为tbuf，推导此时传输门链的总延时。
3)如果目前有tbuf=8.8ps的反相器，在n=32时的传输门链如何插入反相器使得整个传输门链的延时最小。
2. 已知集成电路中各层参数如下：计算在各层长为10cm的导线传播延时。
为减小此导线的传播延时将此导线3等分并插入2个传播延时为100ps的反相器，计算在这种情况下各层上整个导线的传播延时。
3.图2中的逻辑链是以r=2工艺制造的，采用逻辑努力技术，确定用黑线表示的路径的最优时间。
图24.画出用于计算图3所示逻辑电路的开关时间模型，并给出上升时间和下降时间表达式。
假设所有管子的宽长比都一样。
ac图35．已知集成电路中Al5层参数如下：单位长度电容32 aF/um；单位长度电阻0.035Ω/um。
计算在该层长为12cm的导线传播延时。
为减小此导线的传播延时将此导线3等分并插入2个传播延时为80ps的反相器，计算在这种情况下各层上整个导线的传播延时。
6．将一个NMOS器件如图1所示放入测试配置装置，输入电压为Vin=2V，电流源为固定电流50μA，R为一个可变电阻，在10kΩ和30 kΩ之间变化，M1有短沟道效应，具体已知参数：k’ = 110*10-6 V/A2，VT = 0.4，VDSAT = 0.6V，W/L = 2.5μ/0.25μ，为了简单起见，体效应和沟道长度调制忽略，即λ=0, γ=0。
当R=10kΩ时，晶体管所处的工作区，求解VD 和VS。
图4. 测试配置装置7．将一个NMOS器件如图1所示放入测试配置装置，输入电压为Vin=2V，电流源为固定电流50μA，R为一个可变电阻，在10kΩ和30 kΩ之间变化，M1有短沟道效应，具体已知参数：k’ = 110*10-6 V/A2，VT = 0.4，VDSAT = 0.6V，W/L = 2.5μ/0.25μ，为了简单起见，体效应和沟道长度调制忽略，即λ=0, γ=0。
第六章习题
1. 使用互补CMOS 电路实现逻辑表达式(()())X A B C D E F G 。
当反相器的NMOS W/L=2, PMOS W/L=6时输出电阻相同，根据这个确定该网络中各个器件尺寸。
哪一种输入模式将会有最差和最好的上拉和下拉电阻？
2. 考虑下图，
a ． 下面的CMOS 晶体管网络实现的是什么逻辑功能？反相器的NMOS W/L=4, PMOS W/L=8时输出电阻相同，根据这个确定该网络中各个器件尺寸。
b ． 当输入是什么模式时pHL t 和pLH t 最差。
最初的输入模式是什么，必须采用哪一种输入才能取得最大传输延时？考虑在内部节点中的电容的影响。
3.CMOS组合逻辑
a．下图中的两个电路A和B是否实现同一个逻辑函数？如果是的话，是什么逻辑；
如果不是的话，给出两个电路的布尔表达式。
b．这两个电路的输出电阻是否总是相同？分析解释。
c．这两个电路的上升下降时间是否总是相同？分析解释。
