第5章 接口技术
- 格式:ppt
- 大小:11.41 MB
- 文档页数:57
第五章1、什么是中断和中断系统?其主要功能是什么?答:当CPU正在处理某件事情的时候,外部发生的某一件事件请求CPU迅速去处理,于是,CPU暂时中止当前的工作,转去处理所发生的事件,中断服务处理完该事件以后,再回到原来被终止的地方,继续原来的工作。
这种过程称为中断,实现这种功能的部件称为中断系统。
功能:(1)使计算机具有实时处理能力,能对外界异步发生的事件作出及时的处理(2)完全消除了CPU在查询方式中的等待现象,大大提高了CPU的工作效率(3)实现实时控制2、试编写一段对中断系统初始化的程序,使之允许INT0,INT1,T O,串行口中断,且使T0中断为高优先级中断。
解:MOV IE,#097HMOV IP,#02H3、在单片机中,中断能实现哪些功能?答:有三种功能:分时操作,实时处理,故障处理4、89C51共有哪些中断源?对其中端请求如何进行控制?答:(1)89C51有如下中断源① :外部中断0请求,低电平有效② :外部中断1请求,低电平有效③T0:定时器、计数器0溢出中断请求④T1:定时器、计数器1溢出中断请求⑤TX/RX:串行接口中断请求(2)通过对特殊功能寄存器TCON、SCON、IE、IP的各位进行置位或复位等操作,可实现各种中断控制功能5、什么是中断优先级?中断优先处理的原则是什么?答:中断优先级是CPU相应中断的先后顺序。
原则:(1)先响应优先级高的中断请求,再响应优先级低的(2)如果一个中断请求已经被响应,同级的其它中断请求将被禁止(3)如果同级的多个请求同时出现,则CPU通过内部硬件查询电路,按查询顺序确定应该响应哪个中断请求查询顺序:外部中断0→定时器0中断→外部中断1→定时器1中断→串行接口中断6、说明外部中断请求的查询和响应过程。
答:当CPU执行主程序第K条指令,外设向CPU发出中断请求,CPU接到中断请求信号并在本条指令执行完后,中断主程序的执行并保存断点地址,然后转去响应中断。
第二章 8086 体系结构与80x86CPU1.8086CPU 由哪两部份构成?它们的主要功能是什么?答:8086CPU 由两部份组成:指令执行部件<EU,Execution Unit>和总线接口部件<BIU,Bus Interface Unit>。
指令执行部件〔EU 主要由算术逻辑运算单元<ALU>、标志寄存器F R、通用寄存器组和E U 控制器等4个部件组成,其主要功能是执行指令。
总线接口部件<BIU>主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或者I/O 端口读取操作数参加E U 运算或者存放运算结果等。
2.8086CPU 预取指令队列有什么好处? 8086CPU 内部的并行操作体现在哪里?答: 8086CPU 的预取指令队列由6个字节组成,按照8086CPU 的设计要求, 指令执行部件〔EU 在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。
从速度上看,该指令队列是在C PU 内部,EU 从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU 内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。
5.简述8086 系统中物理地址的形成过程。
8086 系统中的物理地址最多有多少个?逻辑地址呢?答: 8086 系统中的物理地址是由20 根地址总线形成的。
8086 系统采用分段并附以地址偏移量办法形成20 位的物理地址。
采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部份构成,都是16 位二进制数。
通过一个20 位的地址加法器将这两个地址相加形成物理地址。
具体做法是16 位的段基址左移4位<相当于在段基址最低位后添4个"0">,然后与偏移地址相加获得物理地址。
微机原理与接⼝技术第五章课后答案第五章参考答案1.简述SRAM 芯⽚与DRAM 芯⽚的共同点与不同点。
答:SRAM 与DRAM 的共同点:都属于随机存取存储器,具有易失性。
SRAM 与DRAM 的共同点:SRAM 利⽤双稳态触发器电路保存信息,集成度⽐DRAM 低,功耗⽐DRAM ⼤;DRAM 利⽤MOS 管栅极和源极之间的极间电容C 保存信息,需要刷新电路保证信息较长时间保存。
2.叙述ROM 芯⽚的常见分类,各种ROM 芯⽚的特点及其适⽤场合。
答:ROM 的常⽤分类结果:掩膜ROM :⽣产完成的芯⽚已保存了信息,保存的信息⽆法修改,适⽤于⼤批量的定型产品中。
PROM :PROM 可以⼀次写⼊信息,⼀旦写⼊⽆法更改,适⽤于⼩批量的定型产品中。
EPROM :紫外线擦除可多次编程的存储器,适⽤于新产品的开发。
EEPROM :电擦除可多次编程的存储器,适⽤于需要在线修改的场合。
3.利⽤4⽚6116(2K ×8位)芯⽚设计连续存储器,采⽤全地址译码。
设起始地址为60000H ,求存储器的最后⼀个单元地址。
答:存储器的最后⼀个单元地址为:61FFFH.4.⽤6264 RAM (8K ×8位)芯⽚构成256K 字节存储器系统,需要多少⽚6264芯⽚20位地址总线中有多少位参与⽚内寻址有多少位可⽤作⽚选控制信号答:需要32⽚6264芯⽚。
20位地址总线中有13位参与⽚内寻址;有7位可⽤作⽚选控制信号。
5.某微机系统中ROM 区有⾸地址为9000H ,末地址为FFFFH ,求其ROM 区域的存储容量。
答:其ROM 区域的存储容量为28K 。
6.在8088CPU 的系统中扩展32K 字节的RAM ,其扩充存储空间的起始地址为08000H 。
设系统的地址总线为A 19~A 0,数据总线为D 7~D 0,存储器芯⽚选⽤6264。
利⽤74LS138译码器设计译码电路,并画出扩充的存储器系统的连线图。
《计算机接口技术》部分习题参考解答第4章 PC机的总线结构和时序4-1 答:总线周期是指CPU从存储器端口或I/O端口存取一个字节所需的时间。
8088/8086基本总线周期由4个时钟周期组成。
IBM PC/XT/A T中,CPU时钟频率是4.77MHz,时钟周期是210ns。
XT机的一个基本总线周期是4个时钟周期,一个输入或输出周期是5个时钟周期。
4-2 答:在T1状态下,8088/8086CPU数据/地址线上是地址信息。
用ALE信号可将地址信息锁存起来。
数据信息在T2开始以后送出。
XT机的AD7~AD0在ALE下降沿控制锁存后送系统地址总线A7~A0。
A19/S6~A16/S3经ALE下降沿控制锁存后送系统地址总线A15~A8;CPU的AD7~AD0在8288发出的DT/!R(数据收发控制信号)和DEN(数据允许)信号控制下,经双向总线驱动器连接到系统数据总线D7~D0,这样,实现了地址和数据及状态信号的分离,使地址信号和数据信号同时分别出现在系统地址总线和数据总线上。
(注意:这里用符号“!”表示逻辑非,对于信号则表示低电平有效,下同。
)4-3 答:PC/XT机中8088的MN/!MX引脚接地,因此工作在最大模式。
8088最大模式系统由8088CPU、8284时钟信号发生器和8288总线控制器组成。
总线控制器发出一些存储器和输出控制信号,接入系统总线后的名称为!IOW、!IOR、!MEMW、!MEMR、ALE信号,此外它还发出中断响应信号!INTA、DT/!R和DEN 等信号。
这些信号是由CPU连接8288的S2、S1、S0三线的电平决定的。
4-4 答:8284时钟发生器的作用是将晶振信号分频,向8088及计算机系统提供符号定时要求的各种时钟信号,并产生准备好和系统复位信号。
CLK信号:4.77MHz,提供XT机时钟频率。
PCLK信号:2.38MHz,分频后供8253使用。
OSC信号:14.31818MHz,供显示器使用。
第一章习题及答案1. 微处理器内部包含哪三大部分?解: 运算器、控制器和寄存器组。
2. 完成下列数制的转换①10101101B=( )D=( )H解:10101101B=173D=ADH 。
②0.11B=( )D解:0.11B=0.75D 。
③211.25=( )B =( )H解:211.25=11010011.01B=D3.4H 。
④10111.0101B=( )H=( )BCD解:10111.0101B=17.5H=23.3125D=(0010 0011.0011 0001 0010 0101)BCD3. 已知X=+1011010B ,Y =–0011011B ,设机器数为8位,分别写出X 、Y 的原码、反码和补码。
解:[][][]01011010B 01011010B 01011010B X X X ===原反补 [][][]10011011B11100100B 11100101BY Y Y ===原反补4. 已知X 的真值为32,Y 的真值为–19,求[]?Y X =+补解:[]00001101B X Y +=补5. 已知X=51,Y=–86,用补码完成下列运算,并判断是否产生溢出(设字长为8位)。
① X +Y ② X -Y③ –X +Y ④ –X -Y解:10100011B ,因为67C C 0⊕=,所以未产生溢出。
② 11110111B ,因为67C C 1⊕=,所以产生溢出。
③ 01110111B ,因为67C C 1⊕=,所以产生溢出。
④ 00100011B ,因为67C C 0⊕=,所以未产生溢出。
6. 若使与门的输出端输出高电平,则各输入端的状态是什么?解:各输入端为高电平。
7. 若使与非门的输出端输出低电平,则各输入端的状态是什么?解:各输入端为高电平。
8. 如果74LS138译码器的Y 4端输出低电平,则C 、B 、A 三个输入端的状态分别是什么?解:C 、B 、A 三个输入端的状态分别是‘1’,‘0’,‘0’。