实验二编码器译码器及数码显示电路的设计与调试.ppt

实验成绩实验日期指导教师批阅日期实验名称编码译码与显示1、实验目的掌握编码器、译码器与显示器的工作原理、测试方法以及应用。

2、实验原理编码器、译码器是数字系统中常用的逻辑部件，而且是一种组合逻辑电路。

1.编码器把状态或指令等转换为与其对应的二进制代码叫编码，例如可以用四位二进制所组成的编码表示十进制数0~9，把十进制数的0编成二进制数码0000，把十进制数的5编成二进制数码0101等。

完成编码工作的电路.通称为编码器。

2.译码器译码是编码的逆过程。

译码器的作用是将输入代码的原意“翻译”出来。

译码器的种类较多，如:最小项译码器(3线/8线、4线/16线译码器等)b、七段字形译码器等。

七段字形译码器，其作用是将输入的四位BCD码D、C、B、A翻译成与其对应的七段字形输出信号，用于显示字形。

常用的七段字形译码器有TTL的:T338(OC输出)，74LS48、74LS248(内部带有上拉电阻)CMOS的:CD4511、MC14543、MC14547等。

3.显示器(1)发光二极管(LED)。

把电能转换成可见光(光能)的一种特殊半导体器件，其构造与普通PN 结二极管相同。

(2)LED显示器。

用LED构成数字显示器件时，需将若干个LED按照数字显示的要求集成- -个图案，就构成LED显示器(俗称“数码管”)。

3、实验步骤(1)按图连线，按表顺序给8线/3线优先编码器CD4532的信号输入端送入相应电平，将结果填入表中，与CD4532的功能表相对照，检查是否符合优先顺序以及编码结果是否正确。

注意:输入由逻辑开关给定。

输出连接逻辑电平指示。

(2)根据CD4532和CD4511的管脚图和功能表，自行设计连线，将编码器CD4532的输出端接到译码器CD4511的数据输入端，将CD4511的输出接七段显示数码管。

检查编码器与数字显示是否一致，若不一致，分析原因，检查故障并排除之，将结果填表。

(3)将十进制计数器/脉冲分配器CD4017接成八进制，用单次脉冲或1Hz脉冲信号检查CD4017的逻辑功能是否正常。

数电实验二实验二：组合逻辑电路(MSI和设计)一、实验目的：1、了解集成编码器74HC148、译码器74HC138、集成数据选择器74HC151、加法器74HC283、数值比较器74HC85的管脚排列和管脚功能、性能及使用方法；2、掌握用SSI小规模集成器件设计组合逻辑电路的方法，用实验验证所设计电路的功能；3、掌握用MSI中规模集成器件设计组合逻辑电路的方法，用实验验证所设计电路的功能。

二、知识点提示：1、组合逻辑电路的设计方法(1)首先根据给出的实际逻辑问题进行逻辑设计，将给定的因果关系进行逻辑抽象，列出逻辑真值表；(2)根据真值表写出相对应的逻辑表达式，并化成适合的形式； (3)选定集成器件类型；（应该根据电路的具体要求和器件的资源情况来决定） (4)再根据逻辑表达式，画出逻辑电路图；(5)在逻辑电路图上标出对应器件管脚号，然后进行接线，实验验证其设计功能。

2、中规模集成器件电路特点中规模集成器件多数是专用的功能器件，具有某种特定的逻辑功能，可以使用这些功能器件实现组合逻辑函数，方法是逻辑函数对比法。

具体设计方法见教材。

三、实验原理：1、MSI中规模集成电路的管脚图和功能表，及使用说明。

①译码器(74HC138)一个n变量的译码器的输出包含了n变量的所有最小项。

例如，3线／8线译码器(74HCl38)8个输出包含了3个变量的全部最小项的译码。

用n变量译码器加上输出与非门电路，就能获得任何形式的输入变量不大于n的组合逻辑电路。

74LSl38是3-8线译码器，其外引脚排列如图2-1所示。

74HCl38译码器有3个使能端S1、S2、S3，当S1=l、S2=0、S3=0时允许译码，否则禁止译码，且A2、A1、A0为3个地址输入端，Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7为8个输出端。

注：74HCl38的功能表见教材P176。

图2-1 74HC138引脚排列图1②优先编码器(74HC148)74HC148是8-3线优先编码器，其外引线排列如图2-2所示。

ck a b g f 译码器编码器及数码管显示实验一、实验目的（1）掌握组合逻辑电路的分析测试、设计方法和步骤；（2）掌握编码器、译码器等常用中规模集成电路的性能及使用方法； （3）掌握数码显示、译码器的应用。

二、实验仪器与元器件 （1）HBE 硬件基础电路实验箱； （2）元器件：74LS138、74LS148。

三、实验概述（1）编码编码是指赋予选定的一系列二进制代码以固定的含义。

74LS148（8-3编码器）为8-3线优先编码器，8个输入端为D 0-D 7,8种状态，与之对应的输出为A 0、A 1、A 2，共三位二进制数。

（2）译码译码是编码的逆过程，即将某二进制翻译成电路的某种状态。

在数字电路中译码器是一种应用广泛的多输入、多输出的组合逻辑电路。

它是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。

通常译码器可分为通用译码器和显示译码器两大类。

前者又分为变量译码器和代码变换译码器。

（3）数码显示译码器LED 数码管是目前最常用的数字显示器，下图为共阴管和共阳管的电路及两种不同出现形式的引出脚功能图。

共阴数码管连接电路 共阳数码管连接电路a b e d c h cka b g f a b e d c hckck共阴极符号及引脚功能 共阳极符号及引脚功能四、实验内容1.测试变量译码器的逻辑功能（1）根据74LS138的逻辑，写出各输出端的逻辑表达式，列出真值表，根据真值表对逻辑电路进行测试，验证其功能。

由图2-6-3可知逻辑表达式：Y 0=ABC ，Y 1=ABC ，Y 2=ABC ，Y 3=ABC ，Y 4=ABC ，Y 5=ABC ，Y 6=ABC ，Y 7=ABC 。

真值表： A B C Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 0 0 0 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 11111111a b gchdef a bgch def1 0 1 1 1 1 1 1 0 1 11 1 0 1 1 1 0 1 1 1 11 1 1 1 1 1 1 1 1 1 0分析：由于A、B、C之间是与、非的关系，对于不同的A、B、C的值，只会有一种情况是0。

《编码、译码显示电路设计与安装》实验报告姓名欧阳志刚学号20101138班级通信101专业通信技术指导教师林梅实验时间第8周电子信息工程系2011-2012学年第一学期实验目的及原理：1.了解编码译码器的功能和特点。

2.掌握编码译码器的工作原理。

3.掌握集成编码译码器的逻辑功能。

4.掌握集成编码译码器的级联方法。

实验一 编码器一、实验目的和任务：⑴验证编码器的逻辑功能。

(2)掌握中规模集成电路构成组合逻辑电路的方法。

二、实验设备与器材：TTL 集成编码器芯片74LS148等74LS148编码器I0～I7是8个输入端，Y1～Y3是3个输出端，EI 是使能输入端，EO 是使能输出端，GS 是优先标志输出端。

按下表逐项测试74LS148的逻辑功能。

74LS148管脚排列图:14131210161534567128911V CC GND74LS1484I 5I 6I 7I I E 2Y 1Y 0Y 0I 1I 3I 2I SG O E 4I 5I 6I 7I IE 2Y 1Y 0Y 0I 1I 2I 3I S G O E74LS148的功能表：输入输出S ’’I0”I1’’I2’’I3’’I4’’I5’’I6’’I7’’Y0" Y1" Y2" Ys’’Y EX’’1 X X X X X X X X 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 X X X X X X X 0 0 0 0 1 0 0 X X X X X X 0 1 0 0 1 1 0 0 X X X X X 0 1 1 0 1 0 1 0 0 X X X X 0 1 1 1 0 1 1 1 00 X X X 0 1 1 1 1 1 0 0 1 0 0 X X 0 1 1 1 1 1 1 0 1 1 0 0 X 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0三、实验步骤及内容：(1)74LS148编码器I0～I7是8个输入端，Y1～Y3是3个输出端，EI 是使能输入端，EO是使能输出端，GS是优先标志输出端。

译码器与编码器的设计与仿真一、实验内容1、参照芯片74LS138的电路结构，用逻辑图与VHDL语言设计3—8译码器。

2、参照芯片74LS148的电路结构，用逻辑图与VHDL语言设计8—3优先编码器。

3、应用MaxplusII软件对译码器与编码器进行编译、仿真和模拟。

4、能更加熟练的掌握应用MaxplusII软件，从而更形象更深层次的理解译码器与编码器。

二、实验平台及实验方法用VHDL语言编写编码器与译码器的程序，运用MaxplusII 软件进行仿真，再结合FPGA（即对实验箱的芯片进行编译）进行验证。

也可以用原理图进行文本设计，波形设计。

三、实验过程1．启动MaxplusII软件；2．新建一个文本编辑文件，输入全加器的VHDL语言；3．编译。

点击file→save as,保存文件名为V74x148名称，扩展名为vhd，选择芯片类型为EPF10K20TI144-4，保存并进行编译，若编译结果出现0 error，0 warnings则说明编译通过。

4．仿真波形。

点Max+plus II→Waveform editor,出现波形图的设置界面，然后点Node→Enter Nodes from SNF→list,将输入输出端添加到界面，并设置其周期和输入波形，保存后，点Max+plusII→Simulator，即可仿真出输出的波形。

5．配置芯片。

点Max+plus II→Floorplan editor，将Unassigned Nodes & 栏中，电路的输入输出节点标号直接用鼠标“拖到” 想分配的引脚上,Max+plusII→programmer→configuer,然后就可以操作试验箱，观察全加器的工作情况。

四、实验结果实验步骤：1、用VHDL语言编写编码器的程序2、将上述程序保存为文件名为V74x148的文件，点击Maxplus里的compiler进行编译，点击start，如果出现0 error，0 warnings，则编译成功。

项目三组合逻辑电路任务二组装与调试编码-译码-显示电路【学习目标】1．熟悉并掌握编码器、译码器和数码管的逻辑功能。

2．了解74LS147、74LS48和数码管的管脚功能。

3．掌握组合逻辑电路的安装与调试方法。

【任务引入】由于中、大规模集成电路的出现，组合逻辑电路在设计概念上发生了很大的变化，现在已经有了逻辑功能很强的组合逻辑器件，常用的组合逻辑电路部件有加法器、数值比较器、编码器、译码器等。

灵活地应用它们，将会使组合逻辑电路在设计时事半功倍。

下面我们向大家介绍其中的一些组合逻辑器件。

【基本理论】一、编码器能实现把某种特定信息转换为机器识别的二进制代码的组合逻辑电路称为编码器。

分为两类：1.10线—4线编码器10线—4线编码器是将十进制数码转换为二进制代码的组合逻辑电路。

常用的集成芯片有74LS147等。

1）74LS147的管脚及功能I1~I9为输入信号端；A、B、C、D为输出端，均为低电平有效。

2）74LS147编码器真值表表3-2-1 74LS147编码器真值表所示，其中第9脚NC 为空。

74LS147优先编码器有9个输入端和4个输出端。

某个输入端为0，代表输入某一个十进制数。

当9个输入端全为1时，代表输入的是十进制数0。

4个输出端反映输入十进制数的BCD 码编码输出。

从真值表中可以看出，当无输入信号或输入信号中无低电平“0”时，输出端全部为高电平“1”；若输入端I 9为“0”时，不论其它输入端是否有输入信号输入，输出为0110（1001的反码）；再根据其它输入端的输入情况可以得出相应的输出代码， I 9的优先级别最高， I 1的优先级别最低。

显然，74LS147芯片是一种优先编码器。

在优先编码器中优先级别高的信号排斥级别低的信号，具有单方面排斥的特性。

2.变量编码器变量编码器的输出位数为n 时，输入端的数量为2n 。

下面以8线—3线优先编码器74LS148为例，介绍这类编码器的功能及应用。

1）74LS148的管脚排列图管脚排列图中，I 0 S 为使能输入端， O E 为使能输出端， G S 为片优先编码输出端。