数字电路实验实验50页PPT

根据逻辑门的功能和输入信号的变化，输出信号只会在特定的
输入组合下发生变化。
组合逻辑电路的优点
03
结构简单，易于分析和设计。
组合逻辑电路的设计
1 2 3
采用基本逻辑门进行设计
使用AND、OR、NOT三个基本逻辑门进行组 合和连接，实现所需的逻辑功能。
采用真值表描述逻辑功能
为每个输入端口定义一个二进制数代表的开关 状态，并列出所有可能的输入组合和对应的输 出结果。
转化为电路图
根据真值表，使用逻辑门将输入和输出端口连 接起来，构成组合逻辑电路的电路图。
组合逻辑电路的应用
实现基本运算功能
如加法器、比较器、多路选择器等。
用于数据传输
如译码器、编码器等。
用于故障检测与诊断
通过设计特定的组合逻辑电路，可以检测系统或设备的故障并 进行诊断。
03
实验三：时序逻辑电路
时序逻辑电路的原理
时序逻辑电路的基本结构
包含触发器、组合逻辑电路和反馈 回路。
触发器的种类及其特性
例如，JK触发器、D触发器等。
组合逻辑电路的功能
例如，编码器、译码器、比较器等 。
反馈回路的作用
例如，通过反馈实现数据的存储和 传递。
时序逻辑电路的设计
设计步骤
明确电路的功能需求→选 择合适的触发器和组合逻 辑电路→设计反馈回路→ 调整电路参数。
THANKS
谢谢您的观看
设计实例
例如，设计一个四进制计 数器。
设计工具
例如，Multisim、 Proteus等。
时序逻辑电路的应用
计数器
用于计数、分频等。
移位寄存器
用于数据移位、串/并转换等。
寄存器

实验器材：数字电路实验箱，集成电路芯片74LS125。
G——使能端，低电平有效； 接逻辑开关；
A——三态门的输入端，接逻 辑开关； Y——三态门的输出端，接逻 辑笔； Vcc——接电源；
GND——接地；
实验步骤：
1、测试74LS125三态门的逻辑功能
将三态门的输入端、控制端分别接逻辑开关，输出端接 逻辑笔的输入插口。逐个测试集成电路中的四个门的逻辑功 能，记录列表13.1。表中G为控制端，A为输入端，Y为输出 端。
实验步骤：
1、74LS译码器功能的测试 将译码器使能端S1 、S 2 、 S 3 及地址端〔输入变量〕
A0 、A1 、A2分别接到逻辑开关，八个输出端 Y 0 —— Y 7 依次衔接在0—1指示器的八个插口上，拨动逻辑开关，按照 74LS的功能表逐项测试其逻辑功能。
2、译码器的运用：利用译码器做数据分配器
输入
Di CP 1↑ 0↑ 0↑ 0↑
现态
Q0n Q1n Q2n Q3n
0000
次态
Q0n1 Q1n1 Q2n1 Q3n1
说明 输入 1
实验八 555集成电路及运用
实验目的 1熟习555集成电路的电路构造，任务原理及
其特点。 2 掌握555集成电路的根本运用。 实验器件
双踪示波器 数字实验箱 集成电路芯片：NE555 电阻、电容假设干
实验三 译码器及其运用
实验目的：1、掌握译码器的逻辑功能； 2、学习译码器的运用。
实验器材：数字电路实验箱，集成电路芯片74LS。
Vcc——接电源； GND——接地； A、B、C——地址线，分别为 A0、A1、A2；接逻辑开关；
G2A、G2B、G1——片选端； 接逻辑开关； Y1……Y7——输出端，接逻 辑显示器；

空 载
VOH VOL
带载 带载 (5.1K) (510)
IIS
mA
图 1.3
第6页/共135页
（4）扇出系数N的测试（图1.4） N＝IOL/IIS>8为合格
100Ω
RP
mA 1KΩ
+
Vo≤0.4V 为合格
V -
图1.4
第7页/共135页
2 .测量TTL与非门的电压传输特性
在示波器上用X-Y显示方式观察曲线，并用坐标
A B L1（A>B）L2 （ A< B）L3 （A = B）
00
0
0
1
01
0
1
0
510
10
1
0
0
11
0
0 第18页/共135页
1
三、实验内容
2. 设计一个数据选择器。
要求见右表： L ABD1 ABD2 ABD3
➢ 现有三个数据分别为：D1= +5V直 流电压，D2 为1kHz正方波，D3 为 500Hz正方波。
纸描绘出特性曲线，在曲线上标出VOH、VOL、VON、
VOFF，计算VNH、VNL。如图1.5 所示。
正三角波 500Hz 4V
&
Y
CH2
示
5.1k
波
器
CH1
如图1.5
第8页/共135页
测试要点：
1、首先：观察Vi、VO波 形（直流耦合方式）。 2、 示波器作为“X/Y”显 示方式。 3、找到电压传输特性的 坐标原点。 4、画出特性曲线并标上 出所有参数。
参政转成余３码
第29页/共135页
四、实验内容
１、在图5.16.4所示原理电路中标出器件外引线管脚号，并接好

体管数量越来越多。
02
低功耗设计
随着便携式电子设备的普及，低功耗设计成为数字电路发展的重要趋势
。
03
可编程逻辑器件的应用
可编程逻辑器件（PLD）如现场可编程门阵列（FPGA）和复杂可编程
逻辑器件（CPLD）的应用越来越广泛，使得数字电路设计更加灵活和
高效。
THANKS
感谢观看
03
认真观察实验现象，记录实验数据。
04
分析实验结果，总结实验经验，撰写实验 报告。
02
CATALOGUE
数字电路基础知识
数字电路概述
数字电路的定义
01
数字电路是处理离散信号的电路，其输入和输出信号通常为二
进制形式。
数字电路的特点
02
数字电路具有稳定性、可靠性、可重复性、易于大规模集成等
优点。
数字电路的应用
实验结果对比与分析
实验结果对比
将实验结果与理论值或预期结果进行 对比，找出差异和符合之处。
结果分析
对实验结果进行深入分析，探讨可能 的原因和影响因素，为实验总结提供 依据。
实验总结与建议
实验总结
根据实验过程和结果分析，总结实验的主要发现和结论，指出实验的局限性和不足之处 。
实验建议
针对实验中存在的问题和不足，提出改进和优化的建议，为后续的实验提供参考和借鉴 。
05
CATALOGUE
数字电路实验拓展
数字电路应用实例
01
02
03
数字钟
通过数字电路技术实现时 钟显示，包括时、分、秒 的计数和显示。
数字存储器
用于存储数据，如随机存 取存储器（RAM）、只读 存储器（ROM）等。

工
电
子 1、半加器的逻辑功能
实
验 中
电路图
心 多
&C
媒 体
A
演 示
B
&
& D
E &S
课
&F
件
逻辑功能
C = AB = AB C为A、B相加的进位
S = EF = AD BD
= A AB B AB = A(A+B)+B(A+B) = AB+AB =A+B S为A、B相加的和
2、全加器的逻辑功能
电
&
&
工
电
子 实
下次实验：数字实验〔三〕—变量〔三—八〕译码器
验 中
预习要求：❖ 三—八译码器的逻辑功能
心 多
❖ 用三—八译码器设计组合逻辑电路的方法
媒
体
演
示
课
件
6、四位原码/反码转换器
电
工
电路图
电
子 实
A
=1 QA
验
中 心
B
=1 QB
多 媒
C
=1 QC
体 演
D
=1 QD
示
课 件
M
逻辑功能
QA=A + M M=0时
QA QB QC QD=ABCD 输出原码
M=1时 QA QB QC QD=A B C D 输出反码
电 四、实验内容
工
电
子 实
❖ 半加器逻辑功能测试
验 中
❖ 全加器逻辑功能测试
心 多
❖ 半减器逻辑功能测试
媒 ❖ 试
示 课
❖ 四位原码/反码转换器功能测试

2021精选ppt
32
2、实验箱（电位器）
3、万用表
4、示波器
二、实验内容
每块74LS00包含4个与非门，前面的内容选其中的 一个进行测试。
高电平输入电流IIH较小，难以测量，测不出则以
0µA记录。
2021精选ppt
33
集成电路的功耗和集成密度密切相关。功耗大的的元器件则集 成度不能很高。
当输出端空载,门电路输出低电平时电路的功耗称为空载导通功 耗Pon。当输出端为高电平时，电路的功耗称为空载截止功耗 Poff。平均功耗P=(Pon+Poff)/2。例如74H系列TTL门电路，平 均功耗为22毫瓦。而CMOS门电路平均功耗在微瓦数量级。
示波器由示波管和电源系统、同步系统、X轴 偏转系统、Y轴偏转系统、延迟扫描系统、标 准信号源组成。
2021精选ppt
13
2021精选ppt
14
示波器的特点
能显示电信号的波形； 能测量电信号的幅度、周期、频率和相位等； 测量灵敏度高、过载能力强； 输入阻抗高
2021精选ppt
15
示波器
情况。
Q0n+1=Q1 Q1n+1=Q2 Q2n+1=Q3 Q3n+1=DSL
DSL→Q0→Q1→Q2→Q3
接0-1显示器
QD QC QB QA
CPB
74LS197 LD
1
Cr CPA
1
手动单步脉冲
2021精选ppt
QD QC QB QA 0 0 00 0 0 01 0 0 10 0 0 11 0 1 00 0 1 01 0 1 10 0 1 11 1 0 00 1 0 01 1 0 10 1 0 11 1 1 00 1 1 01 1 1 10 1 1 11

数字逻辑电路实验
.
1
数字逻辑电路实验基本知识
一、数字集成电路使用 二、数字电路测试及故障查找 三、实验箱 四、离开实验室前要做的事情： 五、熟悉试验箱作业
.
2
一、数字集成电路使用
TTL器件型号以74（或54）作前缀，称为 74/54系列，如74LS10、74F181、54S86等。 前两位如74代表系列，LS代表性能，10代表 功能和管脚。实验主要采用双列直插式。
2、怎样拔插双列直插式芯片
建议使用专用的钳子工具。 若用手直接拔插芯片，双手放芯片两头，均匀用力慢慢
插入。拔出时，要两端起松，再双手平衡慢慢拔出。不能 从一端翘起。
74LS00 二输入端四与非.门引脚排列图
5
一、数字集成电路使用
3、怎样拔插专用接线
本实验箱上的接线采用自锁紧插头、插孔（插座）。 1、使用自锁紧插头、插孔接线时，
（2）接线错误要检查
接线错误是最常见的错误。在教学实验中，大约70％ 以上的故障是由接线错误引起的。常见的接线错误包括： （a）忘记接器件的电源和地； （b）连接线和插孔接触不良； （c）连线经多次使用后，有可能外面的塑料包皮完好，但 内部线断； (d)连线多接、漏接、错接； (e)连线过长、过乱造成干扰。
.
3
一、数字集成电路使用
1、怎样读双列直插式芯片的管脚
正面（上面）看，器件一端有一个半园的缺口，这 是正方向的标志。缺口左边的引脚号为1，引脚号按逆时 针方向增加。双列直插式封装IC引脚数有8、14、16、20、 24、28等若干种。
74LS00 二输入端四与非门引脚排列图
.
4
一、数字集成电路使用
注意：不能带电插、拔器件。插、拔器件只 能在关断电源的情况下进行。

坚持
实验一 门电路逻辑功能测试与组合
注意事项
6. 闲置输入端的处理：（不要悬空，不然会产生干扰，影响实验结果，对 CMOS电路输入引脚悬空时容易损坏。）
• 对于与门/与非门：应接高电平，也可并联（不可超出前一级门的扇出 能力），不可以接低电平。A=A•1
• 对于或门/或非门：应接低电平，也可并联（不可超出前一级门的扇出 能力），不可以接高电平。A=A+0
操作提示
• 逻辑输入接电平开关，接通＋5V电源为高电平（指示灯亮），接通“地”为低电平。 • 逻辑输出接发光二极管，指示灯亮时输出高电平，灭时输出低电平。 • 测量输出不同电平的电压，记录到表1-1，电压值在输出引脚处测量。 • 原理图中发光二极管上接的电阻和“地”，在实验箱内部已接好，不需要接。
坚持
• 设计一个4位二进制数为密码的数字密码锁。
坚持
单脉冲源
实验箱介绍
连续脉冲源
电源输出
电平指示
电源输入
各种引脚数的集 成块插座
电平输入
插分立元件
接地输出 坚持
插分立元件
数码显示
实验一 门电路逻辑功能测试与组合
实验箱使用
电平(数据)开关
电平指示
各档固定连续脉冲，1k～10kHz频率可 调连续脉冲。
坚持
实验原理
•
逻辑门电路是最基本的逻辑元件，它能实现最基本的逻辑功能，即其输入与输出之
间存在一定的逻辑关系。
•
实验中提供的集成块为74LS系列的低功耗肖特基TTL电路和74HC系列高速CMOS电路，
它们在逻辑上兼容，但具体物理参数不同，在实验中采用统一电源＋5V；经实际测
定可以直接互接，但有些条件下要通过接口互接，在74LS门电路驱动74HC门电路时，

9．用与非门设计三人表决器，用与非门和异或门设计一位全加器电路。
五、预习报告和实验报告要求
1．实验目的； 2．实验仪器与元器件； 3．画出 74LS00、74LS02、74LS86、74LS125 和 CC4011 的外引线排列图（实验中所用到集成块外 引线排列图）； 4．列出实验步骤及内容，并画出实验电路和实验数据表格，设计内容要求写出设计过程如真值表、 化简、电路等。 以上内容在实验前完成。
5．按 TTL 与非门的真值表逐项验证其逻辑功能。
6．验证 74LS02 或非门和 74LS86 四异或门的逻辑功能（表格自列）。 7．验证 74LS125 的逻辑功能。
8．用数字万用表分别测量 CMOS 与非门 CC4011 在开路情况下的输出高电平VOH 和输出低电平 VOL 。测试电路如图 1.5 所示。验证 CC4011 的逻辑功能（表格自列）。
二、预习要求
1．了解 TTL 和 CMOS 与非门主要参数的定义和意义。 2．熟悉各测试电路，了解测试原理及测试方法。 3．熟悉 74LS00、74LS02、74LS86、74LS125 和 CC4011 的外引线排列。 4．画实验电路和实验数据表格。
三、实验原理与参考电路
1、TTL 与非门的主要参数 TTL 与非门具有较高的工作速度、较强的抗干扰能力、较大的输出幅度和负载能力等优点烟而得 到了广泛的应用。
基本 RS 触发器具有置“0”、置“1”和“保持”3 种功能。通常称 S 为置“1”端，因为 S 0(R 1) 时触发器被置“1”； R 为置“0”端，因为 R 0(S 1) 时触发器被置“0”，当 S R 1 时状态保 持； S R 0 时，触发器状态不定，应避免此种情况发生，表 5.1 为基本 RS 触发器的功能表。

四、实验内容与步骤 1．用与非门74LS00构成的异或门电路，
其逻辑图如图3.11所示，实际接线图如图 3.12所示，按图接线并填写表3.10，然后 判断其逻辑功能是否正常，集成块是否完 好。
2．用与非门构成三选二电路
对于某些容易发生危险的设备，在危急
情况下应立即关机。为提高报警信号的 可靠性，防止误报警，常在关键部位安 置3个类型相同的危险报警器，如图3.13 所示。只有当3个危险报警器中至少有两 个指示危险时，才实现关机操作。设在 危急情况下，报警信号A、B、C中两个 为高电平1；其输出状态L才为高电平1时， 设备立即关机。
图3.18负边沿双JK触发器
三、实验器材 1. 14、16引脚集成块座或面包板 2块 2. 74LS00集成块 1块 3. 74LS112集成块 1块 4. 万用表 1块 5. 稳压源或综合实验台 1台 6. 逻辑电平开关 1块 7. 逻辑电平显示器 1块 8. 脉冲源 1个 9. 导线 若干
3．利用若干个与非门按一定的规律组
合可构成各种复合门电路，如与非门、 或门、异或门等。 4．复习教材中有关门的逻辑表示方法 的内容。 5．练习逻辑代数的基本运算，能够对 逻辑函数进行合理变换。
三、实验器材 1．14引脚集成块座或面包板 2块 2．74LS00集成块 2块 3．74LS20集成块 1块 4．74LS10集成块 1块 5．万用表 1块 6．稳压源或综合实验台 1台 7．逻辑电平开关 1块 8．逻辑电平显示器 1块 9．导线 若干
2．基本RS触发器 图3.15为由两个与
非门交叉耦合构成 的基本RS触发器 的示意图，其逻辑 符号为图3-16，它 是无时钟控制的低 电平直接触发器。

数字电子技术实验PPT课件
• 实验概述 • 基本理论 • 实验操作 • 实验结果与分析 • 结论与建议
01
实验概述
实验目的
掌握数字电子技术的 基本原理和实验方法。
加深学生对数字电子 技术在现代电子系统 中的应用理解。
培养学生对数字电路 的分析、设计、调试 和故障排除能力。
实验设备与材料
01
数字示波器
寄存器与移位器实验
总结词：理解寄存器与移位器
的工作原理和功能
01
详细描述
02
介绍寄存器和移位器的基本概
念，包括寄存器的读写操作、
移位器的位移操作等。
03
演示寄存器和移位器的电路图
、符号和功能表。
04
实验操作演示，包括寄存器和 移位器的输入和输出测量。
05
分析实验结果，总结寄存器和 移位器的工作原理和应用。
实验操作演示，包括逻辑门电路的输入和 输出测量。
05
06
分析实验结果，总结逻辑门电路的功能和 应用。
触发器实验
总结词：理解触发器的工 作原理和功能
介绍触发器的基本概念， 包括RS触发器、D触发器
等。
实验操作演示，包括触发 器的输入和输出测量。
详细描述
演示触发器的电路图、符 号和状态转换图。
分析实验结果，总结触发 器的工作原理和应用。
数据和参与运算等功能。
寄存器的分类
寄存器可以分为基本寄存器和移位 寄存器两大类。
移位器的应用
移位器主要用于实现数据的位移操 作，如左移、右移和循环移位等。
03
实验操作
逻辑门电路实验
总结词：理解逻辑门电路的基本原理和功能
01
02
详细描述

第3页/共120页
芯片图
第4页/共120页
实验箱 KOFF
第5页/共120页
实验箱 KOn
第6页/共120页
万用表和电路板
第7页/共120页
使用万用表的注意事项：
1．不用时注意将电源及时关掉；屏幕没有显示，不代表 电源已关，看看它的电源开关是否弹出来了。
2．测电压时并联，测电流串联，测电阻时将实验箱的电 源关掉，并断开线路单独测试。
3．测试时注意选对测量档，选用适当的量程，否则会烧坏 万用表。
第8页/共120页
如何写实验报告
实验前的准备工作 实验课时请同学们带上数电课本、实验指导书、器 件 手册、实验报告本、铅笔、 橡皮、直尺。 准备一个作业本，作为实验报告本 （全班统一) 。 实验报告包括两个报告:预习（准备）报告、实验报告。 实验之前，写好实验预习报告，交给老师批阅。
小结：
1掌握了组合逻辑电路的设计方法。 （1）进行逻辑抽象 （2）列真值表 （3）卡诺图化简 （4）逻辑表达式 （5）画电路图 （6）选定实验器件类型。
第38页/共120页
本章重点和难点：
1：掌握中规模组合逻辑电路的设计方法和步骤。 2：掌握中规模集成芯片的逻辑功能和表达式。 3：把实际逻辑电路的表达式转换成相对应的中规模
第27页/共120页
组合逻辑电路的设计方法
小规模（SSI）中规模（MSI）大规模（LSI）超大规模（VLSI） 设计过程的基本步骤：
例1：设计一个三人表决电路，结果按“少数服从多数”的原则决定。 解：（1）列真值表：
（2）由真值表写出逻辑表达式： （3）化简。
第28页/共120页
得最简与—或表达式： （4）画出逻辑图。
1． 血型检测电路（74LS00两片） AB代表输血者血型 CD 代表受血者血型 00为O型，01为A型，10为B型，11为AB型。 输出F：1可以输血，0不可以输血。

A i B i C i-1 000 001 010 011 100 101 110
Si Ci 00 10 10 01 10 01 01
Si Ci 00 10 10 01 10 01 01
转换真值表
AB 00 01
10
11
Si 1Q Ci 2Q C i-1 1 D 0 0 2 D 0 C i1 1 D 1 C i-1 2 D 1 C i1 1 D 2 C i-1 2 D 2
C i-1 1 D 3 1 2 D 3
111 11
一位全加器真值表
OUT
IN P U T S
PU T
根据功能表写出逻辑函数式：
S=ABCI+ABCI +ABCI +ABCI =A2A1A0+ A2A1A0 + A2A1A0 + A2A1A0 =Y1+Y2+Y4+Y7=Y1Y2Y4Y7
CO=ABCI+ABCI +ABCI +ABCI =A2A1A0+ A2A1A0 + A2A1A0 +A2A1A0 = Y3+Y5+Y6+Y7= Y3Y5Y6Y7
V C C B 3 A 3 M3 A 4 B 4 M4 C O 16 15 14 13 12 11 10 9
B3 A3 M 3 A4 B4 M4
M2
C4
B2 A2 M 1 A1 B1 C0
1 23 45 678
M2 B 2 A 2 M1 BA11 AB11 C I G N D 74283 74LS283(四 位 二 进 制 全 加 器 ）
1 234567 1A 1B 1Y 2A 2B 2Y G N D 7400 74LS00 （ 2输 入 端 四 与 非 门 ）