下载文档原格式
互连延迟的分析方法刘 昆 [1] 郑 赟[2] 黄道君[3] 候劲松[4][2][4]北京中电华大电子设计有限责任公司，[1][3]西安电子科技大学机电工程学院 摘要：随着工艺技术到达深亚微米领域，互连线的延迟影响越来越大，已经超过门延迟，成为电路延迟的主要部分。
因此，互连线的延迟已成为集成电路设计中必须解决的问题。
目前人们已展开了全面、深入地研究，提出了许多方法。
本文将介绍各类互连延迟的评估分析方法，分析它们的原理，比较它们的优缺点，指出它们的适用范围。
1 介绍随着芯片加工工艺技术向深亚微米领域发展，互连线的延迟影响越来越大，已超过门延迟，成为电路延迟的主要部分。
高速互连线的影响，如环绕、反射、串扰和扭曲等，已严重退化系统的性能。
因此互连线的延迟分析已成为集成电路设计中必须解决的问题。
Spice 和AS/X 电路模拟器是非常好的延迟分析工具[1-2]。
它们能非常准确地计算互连延迟，但是计算效率非常低下，特别是对于线性电路。
而互连线就是线性电路，因此一类降阶模型技术[3-5]，如AWE[3]，已用来计算互连延迟。
它们与模拟方法有相同的精度，却有更高的效率。
但是它们有稳定性和保守性的问题，并且在设计早期使用它们来计算延迟还是很昂贵。
因此既有效率又容易实现的延迟度量已成为许多研究者研究的热点，只要它们的精度和可信度比较合理。
Elmore[6]于1948年提出了一个计算瞬态阶跃响应（step response ）到达它最终值的50%时的时间计算表达式。
它的原理是用冲激响应（impulse response ）的平均值(也就是一阶瞬态)来近似单调阶跃响应波形到达它最终值的50%时的时间。
Elmore 延迟是冲激响应的一阶瞬态1m 。
它有时相当不准确，因为它忽略了顺流电容的漏电阻（resistive shielding ）。
为了取得更高的精确性，需要利用高阶瞬态2m ，Λ,m 3 。
Kahng 和Muddu[7]提出了三个延迟度量（metric ），所有的延迟度量都是采用前三个电路瞬态1m ，2m ，3m 。
互连线延时计算在eda中的流程
互连线延时计算在EDA(电子设计自动化)中的流程
在现代集成电路设计中,互连线延时是一个不容忽视的因素。
随着芯片尺寸和工艺节点的不断缩小,互连线延时对总体延时的影响越来越大。
因此,准确计算互连线延时对于获得高性能和可靠的设计至关重要。
在EDA工具中,互连线延时计算遵循以下基本流程:
1. **布局设计导入**:首先,将芯片的布局设计数据(例如GDSII文件)导入EDA工具。
这些文件包含了互连线的几何信息,如长度、宽度和层级等。
2. **互连线参数提取**:EDA工具从布局设计中提取互连线的物理参数,如电阻、电容、电感等。
这些参数取决于互连线的材料、尺寸和邻近环境。
3. **互连线建模**:根据提取的物理参数,EDA工具为每条互连线建立相应的电路模型,通常采用分布式RLC模型。
4. **时序分析**:将互连线模型集成到整个电路网表中,并与其他器件模型(如晶体管模型)一起进行时序分析,计算电路中每个节点的延时。
5. **延时优化**:根据时序分析结果,EDA工具可以对互连线进行优化,如缓冲器插入、层级调整、重布线等,以满足时序要求。
6. **反馈校正**:优化后的布局设计被重新导入EDA工具,重复上述步
骤,直到满足性能和可靱性要求。
互连线延时计算是一个迭代过程,需要与布局设计、时序分析和优化流程密切协作。
随着工艺节点的不断缩小,互连线延时计算在芯片设计中的作用将变得越来越重要,需要不断提高计算精度和效率。
超深亚微米集成电路中互连延迟问题分析在集成电路发展的大部分时间里，芯片上的互连线几乎总像是“二等公民”，它们只是在特殊的情形在或当进行高精度分析时才以予考虑。
随着深亚微米半导体工艺的出现，这一情形已发生了迅速的变化。
由导线引起的寄生效应所显示的尺寸缩小特性并不与如晶体管等有源器件相同，随着器件尺寸的缩小和电路速度的提高，它们常常变得非常重要。
事实上它们已经开始支配数字集成电路一些相关的特性指标，如速度、能耗和可靠性。
这一情形会由于工艺的进步而更加严重，因为后者可以经济可行地生产出更大尺寸的芯片，从而加大互连线的平均长度以及相应的寄生效应。
因此仔细深入得分析半导体工艺中互连线的作用和特性不仅是人们所希望的，也是极为重要的。
一般认为，硅材料的加工极限是10nm线宽。
我们都知道，从工艺水平来看，集成电路发展实现了从微米级别（0.5um，0.35um，0.18um，0.13um）到纳米级别（100nm，90nm，65nm，45nm，28nm，22nm）的跨越。
目前Intel、Samsung、TSMC等跨国跨地区企业先后进入22nm工业化量产工艺节点。
据有关资料报道，Intel的技术路线，2014年实现14nm技术，2015年10nm，2017年实现7nm。
目前国内比较先进的且实现量产化的工艺，是中芯国际的40nm工艺，其28nm工艺还未实行量产化。
随着集成电路向超深亚微米的迈进，即制造工艺由已经可以规模量产的28nm进一步朝22nm，18nm提升，并向10nm逼近时，摩尔定律在集成电路技术发展中的适用性开始受到挑战。
由于器件特征尺寸的进一步微缩，虽然电路的门延迟减小，但是特征尺寸的减小将导致互连引线横截面和线间距的减小。
互连线的横截面和间距的减小，将不可避免的使得互连延迟效应变得更加严重。
为了应对特征尺寸进一步缩小而带来的互连延迟的问题，产业界开始通过研发新材料、新结构、新技术，如高K金属材料、低K介电材料、堆叠器件结构、系统和三维封装等，来克服摩尔定律的物理极限，推动集成电路技术向前发展。
宽带接入网络延时性能优化方法研究近年来，随着网络技术的飞速发展，互联网已经成为了人们生活中不可或缺的一部分。
然而，在日常使用宽带接入网络时，我们经常会遇到延时问题，这给我们的上网体验带来了很大的困扰。
因此，如何优化宽带接入网络的延时性能成为了一项重要的研究课题。
宽带接入网络的延时主要包括两个方面，一是路径延时，即数据从发送端到接收端经过的路径上的延时；二是节点延时，即数据在网络节点转发过程中产生的延时。
下面我将分别介绍这两个方面的优化方法。
首先，针对路径延时，一种常见的优化方法是选择合适的传输路线。
通过选取不同的路径，我们能够找到一条具有较低延时的传输路径。
常用的路由协议，如OSPF（开放最短路径优先）、BGP（边界网关协议）等，能够根据当前网络状态动态选择路径，从而减少传输时延。
其次，针对节点延时，我们可以采取一系列的优化措施。
首先，减少网络节点的拓扑深度。
网络节点的拓扑深度越大，数据从发送端到接收端经过的节点越多，延时就会越大。
因此，通过优化网络拓扑结构，减少节点的层级深度，可以有效降低节点延时。
其次，使用高性能的网络设备和路由器。
网络设备的性能对节点延时也有很大影响，因此，我们应该选择高性能的设备来提高网络传输速度和降低延时。
此外，还可以使用智能路由器，根据网络流量情况进行流量调度，从而避免出现拥塞情况，减少节点延时。
除了上述方法外，还可以利用缓存技术来减少延时。
在网络传输过程中，往往会产生大量的重复数据，通过在合适的位置设置缓存，可以将这些重复数据缓存起来，下次再次需要时就可以直接从缓存中获取，从而减少数据传输时间，降低延时。
此外，对于特定应用场景，还可以采用QoS（服务质量）策略来优化延时性能。
QoS是一种基于网络流量的管理机制，通过对不同类型的数据流进行优先级调度，可以保证特定类型的数据具有较低的延时。
例如，在实时视频传输中，通过对视频数据的优先级调度，可以减少延时并提高观看体验。
最后，不同类型的网络应用对延时的要求不同，因此，在设计和使用网络应用时，我们应该根据实际需求设置合理的延时阈值。
如何解决计算机中的网络延迟问题在当今数字化时代，计算机和互联网已经成为了我们生活中不可或缺的一部分。
然而，随着网络应用的不断发展，网络延迟问题也逐渐浮出水面。
网络延迟指的是网络中数据传输的延时时间，它可能会影响到我们的工作效率、游戏体验以及视频播放等方面。
针对这个问题，本文将介绍一些解决计算机中网络延迟问题的方法。
一、检查网络连接稳定性网络延迟问题很大程度上与网络连接的稳定性密切相关。
因此，首先需要检查网络连接是否稳定。
可以通过以下方法来检查网络连接的稳定性：1.重启路由器和计算机：有时候，网络连接问题可能只是暂时性的，通过重启路由器和计算机，可以尝试解决这个问题。
2.使用有线连接：无线网络往往比有线网络更容易受到干扰，所以如果可能的话，可以使用有线连接来提高网络稳定性。
二、优化网络设置优化网络设置也是解决网络延迟问题的关键。
下面是一些优化网络设置的方法：1.更改DNS服务器：DNS服务器可以解析域名以获取其相应的IP地址，选择一个稳定和快速的DNS服务器可以加快网页加载的速度。
2.限制带宽使用：通过限制带宽使用，可以避免在网络高峰时段被其他设备占用过多带宽而导致的延迟问题。
3.使用QoS（Quality of Service）：QoS可以帮助你对网络流量进行优先级分配，可以将游戏、视频等延迟敏感的应用程序的优先级提高，从而减少延迟问题。
三、使用加速软件或VPN（Virtual Private Network）除了优化网络设置，使用加速软件或VPN也是缓解网络延迟的有效方法。
1.加速软件：加速软件可以通过压缩数据、优化网络传输等方式来提高网络速度和降低延迟。
2.VPN：如果你的网络连接经常受到地理位置限制或嗅探软件的影响，使用VPN可以帮助你改善延迟问题。
VPN通过建立私人网络连接，可以保护网络数据的安全性和隐私，并且能够绕过地理位置限制。
四、检查和更新硬件设备硬件设备的老化或损坏可能会导致网络延迟问题。
网络延时的诊断和分析故障现象1、内部关键业务响应很慢，信息处理不流畅;2、服务器和交换机的CPU和内存利用率低;3、无法定位查找到网络响应慢的原因;网络环境1、一台cisco3560交换机;2、局域网内有8台服务器，其中4台是UNIX系统，另外4台是Windows 2003系统;现场诊断首先做Ping 测试。
UNIX系统主机互ping的比较稳定，Ping值均小于1MS。
而UNIX系统主机去Ping Windows 系统主机的Ping值经常会出现9-15MS的延时。
Windows系统主机之间互Ping值很不稳定，在1MS到15MS之间跳跃性出现。
现象分析该网络结构简单清晰，服务器和交换机的性能良好。
网络内经常出现大于1MS的延时将会影响到整个网络正常运行，对关键业务的运行造成影响，要解决该问题首先要找出延时发生的原因。
众所周知，一次网络交易处理过程：由客户端发起连接，通过网络转发到服务端，服务端处理后再返回客户端的。
因此，在整个交易过程中的时延可以由三个时间来决定，客户端响应时间(t1)网络传输所用时间(t2)服务端响应时间(t3)。
现场测试发现UNIX系统主机之间ping值稳定的小于1MS，而Windows系统主机之间、或与UNIX系统主机Ping时出现较大延时。
这就表明UNIX系统主机之间通信是良好的，但是与Windows系统主机通信、或Windows 系统主机之间互相通讯过程中才会有延时的出现。
因此，我们推断是Windows系统主机响应较慢。
为了验证以上推断，我们用科来网络通讯分析系统2009进行诊断。
利用科来网络通讯分析系统进行网络诊断(利用科来网络通讯分析系统2009进行抓包分析)首先，打开科来网络通讯分析系统2009，配置上IP为190.15.xxx.200，此主机做为ping发起者，向一台IP 地址为190.15.xxx.218的Windows系统主机进行Ping测试。
将该Windows系统主机的交换机端口做一个镜像，镜像收发的流量。
互连延迟的分析分析方法
郑赟;候劲松;刘昆;黄道君
【期刊名称】《中国集成电路》
【年(卷),期】2003(000)053
【摘要】随着工艺技术到达深亚微米领域，互连线的延迟影响越来越大，已经超过门延迟，成为电路延迟的主要部分。
因此，互连线的延迟已成为集成电路设计中必须解决的问题。
目前人们已展开了全面、深入地研究，提出了许多方法。
本文将介绍各类互连延迟的评估分析方法，分析它们的原理，比较它们的优缺点。
指出它们的适用范围。
【总页数】5页(P54-58)
【作者】郑赟;候劲松;刘昆;黄道君
【作者单位】北京中电华大电子设计有限责任公司;西安电子科技大学机电工程学院
【正文语种】中文
【中图分类】TN402
【相关文献】
1.工艺变化下互连线分布参数随机建模与延迟分析 [J], 张瑛;JANET M. Wang
2.VLSI随机工艺变化下互连线建模与延迟分析 [J], 张瑛;王志功;Janet M. Wang
3.集成电路的互连线延迟分析 [J], 朱冬平;黄河;邝嘉
4.采用量纲分析法的MCM互连延迟建模 [J], 李珂;来金梅;林争辉
5.0.18μmCMOS工艺下的互连线延迟和信号完整性分析 [J], 孙加兴;叶青;周玉梅;黑勇;叶甜春
因版权原因，仅展示原文概要，查看原文内容请购买。
网络延迟测试实验结果分析网络延迟是指数据从发送端到接收端所需的时间延迟，它是衡量网络连接质量和性能的重要指标之一。
在进行网络延迟测试实验后，我们能够获得许多关于网络延迟的数据和结果，本文将对这些实验结果进行分析和总结。
一、实验介绍在本次实验中，我们通过使用专业的网络延迟测试工具对不同网络状况下的延迟进行了测试。
具体实验流程如下：1. 选择了多个不同地理位置的测试节点，并记录其IP地址和地理位置信息；2. 使用命令行或相关软件向选定的测试节点发送延迟测试请求；3. 记录测试过程中的响应时间；4. 重复以上步骤，以获得更准确和全面的数据。
二、实验结果分析通过对实验数据的分析，我们得出以下结论：1. 网络延迟受多种因素影响，如网络拥塞、带宽限制、网络设备性能等。
不同的网络环境和网络设备会导致不同的延迟表现。
2. 在同一网络环境下，不同测试节点之间的延迟存在较大差异。
这是由网络结构和地理因素所导致的，较远的节点延迟通常会更高。
3. 测试延迟的结果通常以平均延迟、最大延迟和最小延迟等指标进行描述，这些指标可以直观地反映出网络的延迟水平。
4. 延迟测试所得到的数据需要进行统计分析，以准确地评估网络延迟的情况。
我们可以通过绘制直方图、箱线图等图表来直观地展示数据分布情况。
三、延迟测试结果的应用网络延迟测试结果对于网络优化和故障排除具有重要意义，以下是对结果的有效应用：1. 评估网络连接质量：通过对实验数据进行分析，我们可以得知网络的延迟水平，从而评估网络连接的稳定性和延迟情况。
2. 选择最佳节点：根据测试结果，我们可以选择延迟较低的节点作为目标节点，以优化网络连接和提高数据传输效率。
3. 故障排除：当网络出现延迟问题时，可以通过对延迟测试结果进行分析，找出问题所在，采取相应的解决措施。
4. 优化网络架构和设备：通过不断进行延迟测试，可以评估网络架构和设备的性能，及时发现潜在问题并进行改进和优化。
结论网络延迟测试实验是评估和优化网络性能的重要手段之一。
基于深亚微米工艺长互连线延迟优化的设计方法研究李仁发;徐实;赵振宇;王耀;刘畅;胡逸騉【摘要】随着SoC方法学的使用,集成电路越来越复杂,设计规模越来越大,连线延时已经成为影响时序收敛的关健因素之一.本文提出了一种基于物理设计的长线互连优化方法,即优化关键单元的布局,并选取、增、减repeater来优化时序.本方法根据单元间的位置测定单元间距,指导设计中需要插入的repeater位置及数量.长互连延迟的优化效果与所使用的单元、插入单元的间距、选用的线宽等影响因素有密切关系.28 nm工艺下,在间距200μm～250μm时插入8倍驱动(×8)规格的反相器(缓冲器)时效果最好.其次,将互连线上的缓冲器换成反相器,互连延迟能降低10％.第三,使用更宽的走线能使长互连线延时再降低20～30 ps.【期刊名称】《湖南大学学报（自然科学版）》【年(卷),期】2015(042)004【总页数】8页(P85-92)【关键词】物理设计;预布局;长线优化;EDA;优化时序【作者】李仁发;徐实;赵振宇;王耀;刘畅;胡逸騉【作者单位】湖南大学信息科学与工程学院,湖南长沙410082;湖南大学信息科学与工程学院,湖南长沙410082;湖南大学信息科学与工程学院,湖南长沙410082;湖南大学信息科学与工程学院,湖南长沙410082;湖南大学信息科学与工程学院,湖南长沙410082;湖南大学信息科学与工程学院,湖南长沙410082【正文语种】中文【中图分类】TP302.4随着集成电路工艺的进步，高性能处理器的设计规模已超过10亿晶体管，更多的物理资源，更高的器件密度导致后端物理设计变得越来越复杂，时序收敛成为高性能处理器实现的关键节点[1].在深亚微米工艺中，互连线延时与单元延时在整个电路延时中严重影响着时序的收敛，如何优化长线时序是当前的研究热点.当前，互连线延迟优化方法的研究工作主要面向自动化工具建模.文献[2]提出了一种在EDA工具中使用基于预布局的时序优化方法，但是这种方法纯粹依赖EDA工具进行时序优化很难达到预期的效果，经常需要对关键路径进行手动修改.文献[3]从3D IC设计角度，以全新的眼光看待长线延迟带来的不便，从三维层面的角度对走线优化问题提出了看法，具有很强的启发性.本文提出了一种基于长线互连延迟的优化方法．该优化方法针对飞腾微处理器中，长线互连所占比重很高，并且集中在1 800～2 200 μm，商业工具无法将时序优化收敛的情况下，通过对关键路径上的标准单元进行提前布局，即在布图规划阶段，硬核模块摆放完成之后，将关键路径上的标准单元类似于硬核模块进行手动布局，并在预布局阶段对存在的长路径进行时序优化.在实际芯片模块物理实现的过程中，我们发现EDA工具反复迭代并且难以优化的路径绝大部分都是在长线互连的情况下产生的[4].这是因为一旦路径中出现了较长的互连线会直接导致改路径上的Slew变长，进而导致当前路径的延迟显著增大.为了避免这种现象，我们对设计当中出现的长线互联路径对其使用的单元，驱动路径的长度均进行了专门优化，使得EDA工具在运行时间上大大缩减.同时由于整个模块中时序较差的路径绝大部分也属于长线互联，进过专门优化后，也使得整个设计模块的违例大大减少，数据端的数据也能到得更快.本文结构组织如下：首先，引入互联线的分析模型和长线延时的计算方法，研究插入优化缓冲器尺寸、位置和数量对延时的影响.然后，对一段长线延时理论上的最佳优化方法进行深入分析.对不同情况下的长线延时给出最优化方案.最后，使用所提出的算法对长互联线进行优化，并与优化前的延时进行比较，结果证明所提出的方法可有效减小互联线的延时.1.1 基本的长线延迟模型导线的寄生(电容、电阻)参数是沿它的长度方向分布的，而不是集中在一点，需要建立分析模型来分析其延迟[5].本文的目标设计中，长线发生的场景一般在顶层全局互连上，这部分互连的特点是距离长，但互连数量不多，考虑到全局布局的空间资源，一般不容易出现紧密相邻的长互连线，串扰问题可通过增加线间距和换层来解决，因此可以不考虑串扰以及其它噪声对时序的影响.对于一段较长的导线，可以把它表示成一个n段RC的结构，总电阻和电容分别表示成：Rwire=nRw， Cwire=nCw．Rwire为长线的等效电阻，Cw为长线的等效电容.线延迟分析模型复杂，而且计算速度慢，因此人们开发了多种简化RC模型，艾蒙延时计算模型是其中之一.艾蒙延时计算模型中，节点i处的延时可以由下式给出: 因此，对于一个分成三节的长线来说，计算艾蒙延时为：T=R1C1+(R1+R2)C2+(R1+R2+R3)C3．对于一条总长L的导线，如果把它平均分成n份，每段长为l，l=L/n，设Rl为路径单位长度的电阻，Cl为导线单位长度的电容，则导线总的艾蒙延时为Tl=(lRl)·(lCl)+2(lRl)·(lCl)+3(lRl)·(lCl)+…+n(lRl)·(lCl)=L2·RlCl/2=RwireCwire/2．于是，长线延迟最优问题转换成求Rwire和Cwire的最优解问题.1．2 缓冲器插入算法由式(3)可知，长线延时和导线的总长度L成平方关系.通常在长线中选择合适的位置插入中继单元，把长线分成若干段，这样长线的总延时与总长L的关系线性化，从而达到减少总延时的目的.一个比1X大M倍驱动能力的缓冲器的等效电阻R，输入电容Cin和输出电容Cout分别为：(比1X大M倍不准确，意味着M+1倍)Reff=Reqn/M；Cout=CeffWn(1+β)=CJ(1+β)；Cin=CgWn(1+β)=CG(1+β)；其中，M为使用缓冲器的倍数，Ceff为单位宽度的有效电容，β为PMOS与NMOS器件的尺寸比，Wn是1X缓冲器NMOS器件的尺寸.由此可知，每一段的埃蒙延迟为：因此，优化后的长线总埃蒙延迟为：τall=N×τ=N(CG+CJ)Reqn(1+β)+要使成立，则：即，当时可以得到优化该长线的最佳值.可见，随着插入单元间距的增大，延时趋势先降后增.这是因为当所分的段数过多，缓冲器器件本身的延时将超过它所优化掉的长线延时.使用以上方法可以得到理论上最优的S和k值，从而实现最小长线延时.例如，28 mCMOS工艺中，M5层金属走线特性如下：Rin=3.27 Ω/μm，Cin=0.1 fF/μm，L=2 000 μm，Reqn=12.5 kΩ， CG=2fF/μm，Ceff=1 fF/μm，W=0.2 μm，β=2．通过计算可以得到，×16倍驱动器驱动2 000 μm长线的延迟为0.780 ns.使用式(4)计算后推荐值使用驱动能力为×8的buffer，2 000 μm距离平均插入5个buffer延迟，则延迟降低为0.440 ns，下降36%.一般地,在基于标准单元的芯片设计中，在布局阶段对长线进行干预，能对时序收敛产生特别明显的效果[6].布图规划阶段，先要解决芯片内部结构在物理上的排布，主要确定芯片大小，完成芯片输入输出(I/O)单元、模块以及大量硬核(IP核、模块)的规划等.在规划的过程中，需要根据模块间的相关关系、数据流向以及模块规模，来确定这些硬模块之间的相对位置(面积、形状、端口)，规划的好坏直接影响芯片的整体性能.合理的布局，能极大缩短模块间距离，减少长路径的数量.2.1 长线优化实现流程图1是物理设计阶段长线优化的具体实现流程[7]．1)将完成布局规划之后的设计导入EDA(Electronics Design Automation，电子设计自动化)工具.2)让EDA工具进行标准单元的布局，然后做时序分析，分析关键路径.3)依据逻辑单元间的互连关系，将需要进行预布局的逻辑单元固定在特定的位置处，保证其位置不会因EDA工具优化而改变.4)完成逻辑单元位置固定，通过工具将布图规划的结果保存下来，在下一次重新导入设计的时候，就可以直接将带有预布局的布图规划导入设计，即完成标准单元的布局.需要注意到的是图中优化设计(Optimization Design)的过程，即设计工具与手工加入干预设计的过程，需要反复迭代.本方法根据已得到的延迟信息在Place阶段完成之后的对具有较长互连的数据路径进行更换单元类型、调整单元间距等方式分别优化.将路径上需要互联的单元提前进行布局并输入命令保证已布局的单元不会因EDA工具优化而产生位置的变化，这样就可以在确保大路径方向不变的情况下对特定路径进行优化.具体流程如图2所示．具体的实现步骤如下：1)设计文件输入以及布局首先要有一个已经确定的布局来避免迭代，将输入信息读入EDA工具.2)长线路径优化计算，由时序分析中违例路径找出违例的长互连路径，从第一条路径开始计算，根据当前路径的两级非成对反相器、非缓冲器的距离，通过公式预估出当前路径上平均插入单元的个数与间距，确定坐标位置，并将其信息输出成tcl 脚本形式，以便在下一步中应用.在这之后即可继续进行下一条路径的优化预估.3)在指导意见的前提下，对长互连路径上的单元进行优化摆放，使得初始寄存器位置固定.4)设置约束，对于已优化路径上的单元进行约束，防止EDA工具错误优化，将已布局的长线路径重新优化.5)照正常步骤运行流程，直到布线阶段抽取寄生参数，进行时序分析得到优化过的关键路径的时序，确认优化成功与否.6)根据最终得到的结果对优化不成功的长线路径进行小范围的重新优化.从图中可以看出，首先在一个已经确定的布局结果的基础上由静态时序分析得到违例路径报告，从中选取出由长线互联导致违例的路径进行逐一分析优化．由于在基于EDA工具的设计流程中肯定会进行某种程度的优化来保证时序的正常，这些静态时序分析报告中的违例路径一般就是工具反复多次优化所不能解决的路径；在此基础之上重新运行一遍流程，在当次流程中Place阶段对上一遍流程中优化过的路径上的单元按照已优化的结果进行摆放并继续运行EDA流程.通过以上这种流程上的调整，使得在工具运行过程中无法得到优化的路径通过人为的、经验化的手段达到了减少违例路径的目的，通过这一方式也减少了工具的迭代，节约了设计资源.如果经过优化的路径或设计仍然不能满足设计者的要求，那么就需要在第二轮设计中对从place阶段开始的每个阶段进行详细分析，找出工具在运行过程中导致时序变差的误操作并人工对其进行修改，这些修改可以是对EDA工具流程的优化也可能是对当前设计不合理处的改动.在运行的过程中还需要注意的是，对于已修改的路径可能会对其他布线好的路径造成更大的延迟和违例，需要仔细检查.这是因为在优化当前路径的前提下，可能正好占用了其他路径上的布局布线资源，使得本来已经布局布线无错误的路径因为单元位置的改动导致走线的复杂化[8].选取在place阶段对特定路径进行调整的原因在于该阶段仅对单元进行了摆放没有真实走线，尽量早期就对设计进行干预，可以尽量减少优化长线互连路径所消耗的时间.由于芯片设计的特殊性，后端物理流程一般居于整个芯片设计的最后，工程量大，时间紧，对于完成设计时间的要求尤为突出.长线优化方法不仅降低了长线互连的延迟，还大大减少了工具反复优化长线路径的迭代时间.本文在常规物理设计流程的基础上对长线优化方法进行改进，在物理设计早期对长线进行优化干预，使得设计者在物理流程的运行过程中不再是被动的等待结果、运行机器流程，而得以提前对关键路径进行人为的干预大大减少运行时间、优化时间. 如图3，实际运行中设计113万单元的模块(其中主要单元为SRAM)，在相同脚本设置的前提下，对其中的200条关键路径均进行手工路径优化之后运行同样步骤所需时间由原来的29 h缩减至23 h.大大减少了设计中的运行时间和迭代.这在漫长的后端物理设计优化迭代的过程中，是难能可贵的.使用长线互连优化方法优化前后的时间对比如图4～5所示.可以看到整个设计流程的运行时间由原来的29 h减少到了23 h，得到了较好的效果.经过长线互连优化的模块不仅能够大大降低运行时间，而且由于在一个设计模块中的长线路径一般都是时序违例较大或者延迟较高的路径，经过特定优化手段后其时序也能得到大幅优化.大幅降低了整个模块的违例路径数量，而且降低了模块设计的难度.2.2 验证实验原理根据插入缓冲器的技术参数，利用公式进行计算，可以指导插入单元驱动能力和单元数的选择.下面以飞腾高性能微处理设计中，使用本优化的缓冲器插入方法优化长互连线时序为例，说明实验的基本原理，验证插入缓冲器方法的正确性与实用性. 图6(a)是EDA自动优化后的结果，图6(b)是利用本优化方法后的结果.对比图6(a)和6(b)可以看出，互连线延时由原来的809 ps降低到600 ps，延迟优化25.8%. 本实验从插入不同缓冲器、更改走线层次和合理控制单元距离3个方面进行优化.优化时，还需要综合考虑噪声、功耗等多种情况.影响优化的考量主要有以下几个方面：1)走线宽度；2)所用单元自身的延迟；3)所用单元间的距离；4)所用单元的类型.本设计的工艺中，不同走线层次的走线宽度不同，分别为0.05 μm,0.10 μm和0.20 μm 3种规格，单位距离的线延迟差异很大，计算和分析结果的时候需要特别考虑.为了使实验具有说服力，我们选取比较具有代表性的4倍驱动(×4),6倍驱动(×6),9倍驱动(×9),11倍驱动(×11),13倍驱动(×13),16倍驱动(×16) 6种规格的中继单元，即buffer和inverter，分别在2 000 μm长度下均匀间隔插入2～12个中继单元.这个实验可以得出：1)不同规格的单元在什么情况(插入间距)下能达到最佳；2)横向比较获得，长线下的最佳中继单元.实验参数如表1所示.值得注意的是，单元的驱动能力越强，工作电流越大，尤其是反转时的短路电流，容易出现IRdrop和EM问题.因此，在经验中不把大驱动单元作为研究对象，但这种单元往往会在时序收敛的最后阶段采用.3.1 长线延迟影响因素分析插入中继单元的互连线是非常有效互连线时序优化方法[9].插入缓冲器优化技术能否达到最优的优化效果主要取决于所选用单元驱动的大小、数目和单元间的间距以及走线的宽度是否合适.下面的实验是针对不同间距插入不同缓冲器，进而得到插入缓冲器驱动的大小、单元间距、走线的宽度和数目的具体参数.从图7中可得出：在同一条长线上插入不同驱动缓冲器，BUF16在表1所列的缓冲器中对互连线延时优化效果最好；随着插入BUFER单元间距的减小，所有实验组延时呈现先减小后缓慢增加的趋势，并且大约在400～333 μm这段距离内取得整体延时的最小值.值得注意的是，使用0.2 μm线宽的情况时，应选取规格大于×9的buffer，延迟可缩短30～35 ps，而采用其余驱动能力的中继单元并试图通过改变走线宽度来达到大幅减少延迟的目的是不现实的.从图7可看出，单元间距在200～400 μm之间时，所有的INV单元驱动0.2 μm线宽的长线延迟比其它两种规格的线宽更低；当间距增大到285～181 μm时，一部分较小的INV单元驱动0.1 μm甚至0.05 μm线宽的长线延迟可能比0.2 μm线宽更低.因此，结论如下：在单元间间距较远的情况(200～400 μm)下，无论使用何种类型的INV单元均推荐使用0.2 μm宽的走线，但近距离(285～18 μm)连接单元时，则需要使用0.1或0.05 μm线.使用驱动能力大于×9的单元时，使用0.2 μm线是最优的.增大线宽对减小线延迟有正收益，但设计师在使用这一技术时需要注意负面开销(如打孔换层)，要综合这些负面开销，来决定是否采用变更走线层次.并且图7还表明，随着插入不同多级缓冲器时，长互连线的总延时总是先减小后增大，这是因为插入缓冲器时会增加缓冲器的器件延时，当增加的器件延时大于优化互连线延时所得到的收益时就会使整体延时反而变大，所以插入缓冲器优化技术也不是插得数目越多越好，要插入适合的数目才会有优化效果.在此基础上我们又进行了详细的实验对比，从中可以得出：INV、BUFER单元间距离为2 000 μm到666 μm时，使用0.2 μm线宽的连线能获得较好的延时收益，其它距离则与所选取的线宽关系不大，在不同线上插入多个缓冲器时，当互连线延时降低25 ps左右后，再插入缓冲器，会使得长线延时反而增大：尽管互连线自身延时出现呈下降趋势，但插入的器件延时呈上升趋势，总延时随器件数量增多先减小后增大.根据以上实验结果，我们将25 ps作为判断长线的标准，作为可以进行插入缓冲器的一个最小互连线延时值.从这些图中还可以看出，相同规格下使用INV单元的路径的总延迟总是小于使用相同类型BUFFER路径的总延迟.3.2 实验结果总结根据第2节和第3节中的插人缓冲器的估算以及具体路径中应用的效果，在优先考虑性能的前提下，得到了与公式相近的结果，表明公式可以在一定程度上对于长线互连延迟优化的工作起到指导作用.对于长互连线延时的优化，如果采用缓冲BUFER优化延时，每隔285 μm～400 μm间插人一个大小为×16的BUFER时可以使得长互连线延时达到最小；如果采用反相器优化延时，每隔200 μm～250μm间插人一个大小为×16的反相器可使得总的互连线延时达到最优.本文分析了深亚微米工艺下大规模物理设计中互连线延时的影响因素及其优化方法，实验研究了不同因素对互连线延时的影响.首先，可以根据单元之间位置测定单元间距并按照设计中的需要指导插入缓冲器的数量.其次，将互连线上的偶数数量的缓冲器换成相同数量的反相器，能大大降低互连线间的延迟，且增加布线空间.第三，使用高层金属能使长互连线延时降低20～30 ps左右，但会增加布线资源的需求.这些方法能对互连线的延时及布线起到一定优化，可以使我们的设计更快收敛.本文只是对互连线延时优化作了初步研究，针对未来更高工艺水平的设计要求，仍需对互连线的延时优化作更深层次的研究.随着集成电路规模的不断增大，时钟频率也在不断地攀升，如何使得时序收敛成为芯片设计者最关心的问题．本文从标准单元的布局着手，对一些特殊的标准单元，特别是关键路径上的标准单元进行预布局，并对存在的长路径采用插入中间缓冲器来优化延时.本文从模型推导出插入单元的方法，并通过实验验证了这个方法，长互连线延时优化被应用于飞腾微处理器设计中，已经取得了明显的效果.目前本方法还需要大量手工干预和人工分析，而且也没有考虑打孔等其他因素，仅适合在设计有少量长路径违反的前提下使用，或者是在设计过程中EDA进行多次优化迭代后对其无法优化的少数路径再进行优化，自动化是下一步研究内容.†通讯联系人，E-mail:****************.com【相关文献】[1] ELMORE W C. The transient response of damped linear networks[J]. Journal of Applied Physics, 1948, 19: 55-63.[2] 苏琦, 黄金明. 快速 buffer 添加算法[J]. 中国集成电路, 2008, 1(10): 32-36.SU Qi, HUANG Jin-ming. Quick add buffer algorithm [J]. Chinese Integrated Circuit, 2008, 1(10): 32-36. (In Chinese)[3] RUEHLI A E. Circuit analysis, simulation and design[M]. North-Holland, the Netherlands: Elsevier Science, 1987: 116-119.[4] SAXENA P, MENEZES N, COCCHINI P, et al. Repeater scaling and its impact on CAD[J]. IEEE Transactions on Computer-aided Design, 2004, 23(4): 451-463.[5] OSLER P J. Placement driven synthesis case studies on two sets of two chips: hierarchical and flat[C]//International Symposium on Physical Design． San Diego, California, 2004: 190-197.[6] LIN Yen-hung, CHANG Shu-hsin, LI Yih-lang. Critical-trunk-based obstacle-avoiding rectilinear Steiner tree routings and buffer insertion for delay and slack optimization[J]. Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2011, 30(9): 1335-1348.[7] 朱樟明, 钱利波, 杨银堂, 等. 一种基于目标延迟约束缓冲器插入的互连优化模型[J]. 半导体学报, 2008, 29(9): 1847-1850.ZHU Zhang-ming, QIAN Li-bo, YANG Yin-tang, et al. An interconnection constrainedoptimization model based on buffer insertion target delay [J]. Chinese Journal of Semiconductors, 2008, 29(9): 1847-1850. (In Chinese)[8] DHAR S, FRANKLIN M A. Franklin optimum buffer circuits for driving long uniform lines[J]. IEEE J Solid-State Circuits, 1991, 26(1): 32-40.[9] 白宁, 林争辉. 深亚微米集成电路中的连线分割和缓冲器插入[J]. 上海交通大学学报, 2002, 36(3): 323-327.BAI Ning, LING Zheng-hui. Line segmentation and buffer in deep sub micron integrated circuit insertion [J]. Journal of Shanghai Jiaotong University, 2002,36(3):323-327. (In Chinese)。
解决网络通信中的延迟与带宽问题网络通信中的延迟与带宽问题是影响网络性能的两个关键因素。
本文将探讨延迟和带宽的含义、产生的原因以及如何解决这些问题。
延迟是指数据从发送方到接收方所需的时间。
它受到多个因素的影响，包括传输距离、网络拥塞、传输协议以及设备和服务器的性能等。
较长的延迟会导致通信的迟缓，影响用户体验和应用程序的性能。
带宽是指在给定时间内可以传输的数据量。
它通常以每秒传输的比特数（bps）来衡量。
带宽问题可能导致传输速度缓慢，使得数据传输变得非常缓慢或不稳定。
为了解决网络通信中的延迟问题，可以采取以下几种方法：1.使用更快的传输介质：通过使用光纤等速度更快的传输介质，可以减少数据在传输过程中的延迟。
光纤的传输速度非常快，可以提供低延迟的网络连接。
2.减少传输距离：数据传输的距离越长，延迟就越高。
因此，可以通过选择较短的传输路径来减少延迟。
通过使用CDN（内容分发网络）等技术，在全球范围内分布服务器，使数据传输距离更短，从而减少延迟。
3.优化网络协议：网络协议的选择和优化也可以减少延迟。
例如，TCP（传输控制协议）是一种可靠但较慢的协议，而UDP（用户数据报协议）是一种较快但不可靠的协议。
根据应用程序的需求，选择合适的协议可以减少延迟。
4.提高设备和服务器性能：网络设备和服务器的性能也会影响延迟。
通过升级硬件、增加内存容量和优化服务器配置等方式，可以提高设备和服务器的性能，降低延迟。
在解决带宽问题方面，可以采取以下措施：1.增加带宽：增加带宽是解决带宽问题最直接的方法。
通过增加网络连接的带宽，可以提高传输速度，减少传输时间。
2.对网络进行负载均衡：负载均衡是一种将网络流量分散到多个服务器或网络连接上的方法。
通过将流量分布到多个服务器上，可以有效地利用带宽，并减少瓶颈。
3.使用数据压缩和优化算法：数据压缩和优化算法可以减小数据的大小，从而减少传输所需的带宽。
使用这些算法，可以在不降低数据质量的情况下减少数据传输的大小。
互连延迟的分析方法刘 昆 [1] 郑 赟[2] 黄道君[3] 候劲松[4][2][4]北京中电华大电子设计有限责任公司，[1][3]西安电子科技大学机电工程学院 摘要：随着工艺技术到达深亚微米领域，互连线的延迟影响越来越大，已经超过门延迟，成为电路延迟的主要部分。
因此，互连线的延迟已成为集成电路设计中必须解决的问题。
目前人们已展开了全面、深入地研究，提出了许多方法。
本文将介绍各类互连延迟的评估分析方法，分析它们的原理，比较它们的优缺点，指出它们的适用范围。
1 介绍随着芯片加工工艺技术向深亚微米领域发展，互连线的延迟影响越来越大，已超过门延迟，成为电路延迟的主要部分。
高速互连线的影响，如环绕、反射、串扰和扭曲等，已严重退化系统的性能。
因此互连线的延迟分析已成为集成电路设计中必须解决的问题。
Spice 和AS/X 电路模拟器是非常好的延迟分析工具[1-2]。
它们能非常准确地计算互连延迟，但是计算效率非常低下，特别是对于线性电路。
而互连线就是线性电路，因此一类降阶模型技术[3-5]，如AWE[3]，已用来计算互连延迟。
它们与模拟方法有相同的精度，却有更高的效率。
但是它们有稳定性和保守性的问题，并且在设计早期使用它们来计算延迟还是很昂贵。
因此既有效率又容易实现的延迟度量已成为许多研究者研究的热点，只要它们的精度和可信度比较合理。
Elmore[6]于1948年提出了一个计算瞬态阶跃响应（step response ）到达它最终值的50%时的时间计算表达式。
它的原理是用冲激响应（impulse response ）的平均值(也就是一阶瞬态)来近似单调阶跃响应波形到达它最终值的50%时的时间。
Elmore 延迟是冲激响应的一阶瞬态1m 。
它有时相当不准确，因为它忽略了顺流电容的漏电阻（resistive shielding ）。
为了取得更高的精确性，需要利用高阶瞬态2m ，Λ,m 3 。
Kahng 和Muddu[7]提出了三个延迟度量（metric ），所有的延迟度量都是采用前三个电路瞬态1m ，2m ，3m 。
第一个度量是从这三个瞬态出发，通过计算两个极点和余式，然后去掉次要极点来评估。
第二个度量是用这两个极点产生的传输函数来计算。
最后一个度量是把一阶瞬态加到冲激响应的标准误差上。
这些度量比较适合高感应传输线，而不适合RC 树。
Alpert[8]等近来提出了一个简单的二瞬态度量，叫做D2M 。
对于远端节点有比较高的精确性。
AWE 利用前q 2个瞬态来匹配传输函数的q 个极点和q 余式。
一旦极点和余式被计算出来，就可以构造时域公式，然后利用Newton-Raphson 等迭代技术就能得到50%点的时延。
这个方法比传统的类Spice 模拟器快很多，但与延迟度量相比仍然昂贵。
Tutuianu 等[9]提出的2-极点近似法就是基于这样一种思想。
Kay 和Pileggi[10]注意到了非负冲激响应与概率密度函数的相似性，提出了用概率密度函数来拟合冲激响应瞬态的计算方法，命名为PRIMO 。
Lin Tao 等[11]对PRIMO 方法进行了改进，提出了h-gamma 方法。
h-gamma 方法是目前互连延迟评估的好方法。
为了快速计算，它需要查找一个二维表。
Yang Xiaodong 等[12]利用了一类新的瞬态定义来做互连线的延迟评估。
他们对响应做傅立叶（Fourier ）变换，进而得到幅值和相位响应的瞬态，然后利用一阶或高阶瞬态来评估延迟，取得了比较好的结果。
这篇文章将按如下内容展开。
第二节介绍降阶方法的延迟计算原理。
第三节介绍常用的延迟评估方法，比较它们的优缺点，指出它们的适用范围。
第四节是总结。
2 降阶方法的延迟计算原理在互连时延计算过程中，通常引入传输函数（transfer function ）的概念。
假设输入网络的激励是单一的独立电压源或电流源，网络零状态响应的象函数和激励的象函数之比就称为传输函数，用)s (E )s (R )s (H =表示。
由于在一般情况下，)s (H 可以表示为电流或电压响应与电流或电压激励之比，所以)s (H 可能是阻抗、导纳或一个纯比值。
有时我们也把它叫做网络函数。
集总RLC 电路的传输函数总是一个有理多项式。
大部分降阶模型总是用另一个更低阶的有理多项式模型来近似原来的传输函数。
一个非常有用并且被广泛研究的降阶模型是Pade approximation 。
一个)s (H n ,m 的Pade approximation 就是用一个m 阶的多项式与一个n 阶的多项式的比值来近似原来的传输函数。
在给定的某点上，它的泰勒（Taylor ）展开式与原来函数的前1n m ++项是相同的。
第q Pade approximation 定义为：q ,1q q H H −=。
通过部分分式分解，可以得到：∑=−=N 1j j'j q p s k H 。
设)s (V 为阶跃输入的电压响应的拉谱拉斯变换（Laplace transform ），即s )s (H )s (V =。
所以)s (V 的时域响应)t (v 的表达式为：t p N 'N t p 2'2t p 1'1N 21e p k e p k e p k 1)t (v ++++=Λ （1） 令i 'i i p k k −=，则（1）式变为 t p N t p 2t p 1N 21e k e k e k 1)t (v −−−−=Λ （2）对于第q Pade approximation ，这儿有q 个未知极点和q 个未知余式，因此需要求解下列方程组：其中dt t )t (h )1(!i 1m 0i i i ∫∞−=，叫做第i 个瞬态。
=++=++=++=+++−−−−1q 21q 2q q 1q 2221q 21122q q 2222111q q 22110q 21m p k p k p k m p k p k p k m p k p k p k m k k k ΛΜΛΛΛ （3） 对于阶跃输入激励，通过求解（2）式的非线性方程可以得到50%点的延迟。
对于非阶跃输入激励，求解非线性解之前，需要执行卷积操作。
利用这种思想，匹配更多的瞬态，当然能更加精确，但是计算比较复杂，并且在计算高阶瞬态时会产生不稳定极点，很多论文都进行了论述[3-5]。
我们将在下一篇文章中进行详细总结。
在计算互连时延时，常用的输入波形有阶跃输入（step input ）、脉冲输入（pulse input ）和冲激输入（impulse input ），并且有如下特点：零状态的阶跃输入激励)t (v 是冲激输入激励)t (δ的积分，零状态的阶跃响应)t (g 是冲激响应)t (h 的积分，即∫∞−δ=tdt )t ()t (v ，∫=t0dt )t (h )t (g 。
3 常用的延迟评估方法3.1 Elmore 延迟度量（一阶瞬态的延迟度量）在二十世纪四十年代后期[6]，Elmore 利用线性放大器的冲激响应（impulse response ）的第一和第二瞬态（Moment ）来评估它的阶跃响应（step response ）。
他发现1m 是阶跃响应的%50点的时间的很好评估。
也就是说Elmore 延迟度量是通过)t (h 的平均值来近似)t (g 的中值，即)t (h T D =的平均值10m dt t )t (h −=⋅=∫∞。
Penfield 和Rubenstein[13]发现Elmore 延迟度量也是阶跃响应主要时间常数的很好近似。
他们应用Elmore 延迟度量作为主要时间常数来决定一个象征性延迟，即D T t e 1)t (v −−≈，可得：)2ln(m t 1D −=。
它就是Elmore 延迟度量乘以一个标量)2ln(。
对于RC tree ，Elmore 延迟度量也可以表示为：)C C (R ED ED dj j j )j (p j ++=，其中)j (p 为结点j 的祖先结点，∑∈=)j (s k k dj C C ，)j (s 为结点j 的所有顺流结点集合。
利用Elmore延迟度量，我们发现对于近端结点（靠近驱动源的结点），它的误差比较大。
因为它忽略了顺流电容的漏电阻。
一个改进的方法就是加一个有效电容，即：)C C C (R ED ED eff dj j j )j (p j +++=，其中eff C 为有效电容。
eff C 的计算可以分为两步来计算，具体的计算过程可参见论文[15]。
这就是著名的ECM 延迟度量的原理。
3.2 高阶瞬态的延迟度量Elmore 延迟度量有时是非常不准确。
为了提高准确性，研究者从各个方面来改进Elmore 延迟度量。
因为Elmore 延迟度量是冲激响应的一阶瞬态，最直接的改进就是采用更高阶瞬态来取得更高的精确度。
另一种改进思路是用概率密度函数的理论。
Kahng 和Muddu 利用前三个瞬态，提出了三个延迟度量。
)m 3m 4m 1ln()m 3m 4m (211DM 21212121−−−+−=， )2ln(m m 22DM 212−=，3DM 23m m −=)p p (p )p m 1(2ln(21121−−，其中321m m p =，)m m m (m )m m (m m m p 223112123322−−=。
Alpert 等近来提出了一种新的简单的延迟度量。
他们发现标量化的Elmore 延迟在近端结点高估了延迟，而在远端结点低估了延迟。
通过经验，他们发现比率21m m r −=在近端是小于1，而在远端是大于1，对于单RC 电路，它等于1。
因此新的M 2D 延迟度量可以用比率r 乘以标量化的Elmore 延迟来计算：)2ln(m m )2ln(m r M 2D 2211=−=。
3.3 概率密度函数的延迟度量Elmore 延迟度量是利用冲激响应的一阶瞬态来计算延迟,其实他利用了冲激响应)t (h 与概率密度函数的相似性。
我们知道)t (h 满足 =∀≥∫∞01dt )t (h t ,0)t (h ，它与概率密度函数非常相似。
因此可以寻找一些分布的概率密度函数来近似冲激响应)t (h 。
Rony kay 和Lawrence Pileggi 利用gamma 分布的概率密度函数，提出了PRIMO 方法。
PRIMO 法利用了一个时间平移的不完备gamma 函数来建模RC 冲激响应，并且组合了瞬态匹配的降阶模型思想。
它非常好的利用了Elmore 延迟模型和降阶模型的优点。
Lin Tao 等扩展了PRIMO 法的思想。
他们利用gamma 函数来建模阶跃响应的归一化的齐次响应（homogeneous response ）部分。
基于概率密度函数来解释冲激响应是延迟计算很好的发展方向。
