VHDL与数字电路设计实验报告

徐州师范大学

学院： 电气学院

专业： 自动化

班级： 08电51班

姓名： gfd

学号： 082850xx 目录

实验一 ·······································软件使用入门

实验二 ·········································加法器设计

实验三··········································译码器设计

实验四··········································计数器设计

实验五 ·······························阻塞与非阻塞区别设计

实验六 ·········································累加器设计

实验七 ·································数码管扫描显示电路

实验八 ·····································数字频率计设计

实验一

实验名称：软件使用入门

实验目的：

（1）了解《数字系统设计》实验的主要软件以及配套硬件的使用。

（2）学习实验教学次序，提高实验课的教学质量。

（3）顺利地完成各项实验任务，确保人身安全、设备完好。

设计原理图或实验原程序：

·与门原理图

·与门功能仿真波形图

主要实验步骤：

（1）打开MAX+Ⅱ软件，运行，分别浏览主菜单和子菜单，知道软件如何使用。

（2）单击界面，利用软件自带库调用简单门，如与门、与非门，或门、或非门等。

（3）利用连线实现简单门级组合逻辑电路的绘制。

（4）通过设计编译、综合、仿真、适配布局等简单步骤进行系统实验。

分析和小结：

（1）通过本实验可知，可通过MAX+Ⅱ软件实现对数字电路系统的设计，并能使所设计的模块能完成各种功能。

《VHDL数字电路设计教程》

(Circuit Design with VHDL)勘误表

goastow@YSSY 2007年4月

三条说明（转载请保留以下说明）：

1. WHO？

本勘误表中列出的所有错误均为我独立找出，如果您觉得我的更正有问题或者有其他任何问题请联系我：

goastow[at]gmail[dot]com

2. WHAT？

我手头的这本《VHDL数字电路设计教程》的印次是：2005年9月第1次印刷。一直到现在，书店里卖的这本书还是这个“2005年9月第1次印刷”版本，其他同学手上的这本书也都是这个版本。

另外，我手头没英文版的原书，但有一份原书英文版的电子版本(pdf格式)，我已经将该pdf文件上传到/Circuit_Design_with_VHDL.pdf 可供下载。

现在这份勘误表就是基于我手头的这本中文版书并参考这份英文pdf电子版而来的。

另外，最后第12章我没怎么看，大部分章节后的习题部分我也大多没仔细看，所以勘误的范围针对第1章到第11章除习题的部分。下面所说的页码都是指中文书的页码。

3. WHY?

我从考前的那个周末开始花了3天时间把这本绿色封面的VHDL书基本完整地读了一遍（除了最后一章第12章我没怎么看），我觉得作者Pedroni写的这本书写得非常不错。至于翻译质量吗，说实话还算通畅。但无奈的是读着读着我发现书中有太多的错误，起初我只是随手在书上做一下更正，但是后来错误越来越多，而书上的有些错误实在让人费解，甚至有对掌握知识有严重的误导。好在有一份电子版的原著，但是对着电脑看书太累，所以后来我还是看中文的书，但是一旦读到觉得费解、不清楚或者感觉有问题的地方就直接去看英文电子版：结果往往都是中文版错了，甚至看了英文版后才马上恍然大悟（当然原版本身也有错误）。所以渐渐在读的过程中，我就有了把错误整理一下的念头，也下意识地一边读一边记录了错误，最后就成了现在这篇勘误表。我希望以后的学弟、学妹在读这本书时能不再受这些错误的误导，也希望该书以后能修正这些错误。

醢　．　昌量圆　

用ＶＨＤＬ设计数字电路　

文。张军英（凯迈＜洛阳＞电子有限公司）耿志辉（凯迈＜洛阳＞电子有限公司６５８９１部队）　

摘要：Ｖ　Ｈ　Ｄ　Ｌ作为一种电路硬件描述语　

言，目前正在被越来越多的电子技术设计　

人员所应用　本文介绍了ＶＨＤＬ的特点及用　

以设计数字电路的设计流程和描述方法。　本文结合实例从总体上介绍了利用ＶＨＤＬ设　

计硬件电路的一般流程。　

关键词：ＶＨＤＬ；硬件描述语言　

一、概　述　

Ｖ　Ｈ　Ｄ　Ｌ是超高速集成电路硬件描述语　

言（Ｖｅｒｙ　Ｈｉｇｈ　Ｓｐｅｅｄ　Ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔ　

Ｈａｒｄｗａｒｅ　Ｄｅｓｃｒｉｐｔｉｏｎ　Ｌａｎｇｕａｇｅ）的英文缩　

写，它是一种数字硬件系统设计和描述的　标准语言。Ｖ　Ｈ　Ｄ　Ｌ的开发始于美国国防部　

ｌ　９　８　１年的超高速集成电路计划，其目的是　

为了给出一种与工艺无关的、支持大规模　

系统设计的标准方法和手段。ｌ９８７年ｌ　２月　

ＶＨＤＬ被正式接纳为ＩＥＥＥ　ｌ　Ｏ７６标准。此　

后经过若干次修改，增加了一些功能。新　

的标准版本是ｌ　９９　３年的ＩＥＥＥｓｔｄｌ　Ｏ７６一　ｌ９９３。这几年来，电子设计自动化（ＥＤＡ）开　

发厂商分别推出了以Ｖ　Ｈ　Ｄ　Ｌ为基础的产　

品，支持对ＶＨＤＬ的仿真和综合，现已被视　

为数字电路设计的新方法。　

二．ＶＨＤＬ语言的基本特点　

与其他硬件描述语言相比，ＶＨＤ　Ｌ具　有以下五大特点：　

（一）Ｖ　Ｈ　Ｄ　Ｌ语言功能强大，设计灵　

活　

ＶＨＤ　Ｌ语言具有强大的语言结构，只　

需采简单明确的Ｖ　Ｈ　Ｄ　Ｌ语言程序就可以描　

述十分复杂的硬件电路．同时它还具有多　层次的电路设计描述功能。支持各种设计　

方法，既支持自底向上的设计，也支持自顶　

向下的设计，既支持模块化设计，也支持层　

次性设计。ＶＨＤ　Ｌ还支持同步电路，异步　

电路和随机电路的设计，这是其他硬件描　

述语言所不能比拟的。　

（二）Ｖ　Ｈ　Ｄ　Ｌ语言具有很强的移植　

能力　

数字钟实验设计报告

数字钟设计

一 设计任务

1. 基本功能：以数字形式显示时、分、秒的时间，小时的计时要求为“24翻1”，分和秒的计时要求为60进位；

2.扩展功能：校时、正点报时及闹时功能；

二 电路工作原理及分析

数字电子钟主要由以下几个部分组成：秒信号发生器，时、分、秒计数器，显示器，校时校分电路，报时电路。

2.1数字钟的基本逻辑功能框图

图1 数字钟的基本逻辑功能框图

2.2振荡器的设计

振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟的准确程度。通常选用石英晶体构成振荡器电路。一般来说，振荡的频率越高，计时精度越高。如果精度要求不高则可以采用由集成逻辑门与R、C组成的时钟源振荡器或集成电路计时器555与R、C组成的多谐振荡器,电路参数如图2所示.接通电源后，电容C1被充电，当Vc上升到2Vcc/3时，使vo为低电平，同时放电三极管T导通，此时电容C1通过R2和T放电，Vc下降。当Vc下降到Vcc/3时，vo翻转为高电平。电容C1放电所需时间为

tpL=R2ln2≈0.7R2C1

当放电结束时，T截止，Vcc将通过R1、R2向电容器 C1充电，一；Vc由Vcc/3上升到2Vcc/3所需的时间为

tpH=(R1+R2)C1ln2≈0.7(R1+R2)C

当Vc 上升到2Vcc/3 时，电路又翻转为低电平。如此周而复始，于是，是在电路的输出端就得到一个周期性的矩形波。其振荡频率为

f=1/(tpL+tpH) ≈1.43/[(R1+2R2)C]

振荡周期：T=T1+T2=(R1+2R2)C1In2 得

R1+2R2=T/C1In2=0.142k

故选定R1=0.1K,R2=0.021k

图2 555振荡器（图中R1，R2值不为实际值）

图3 555振荡器产生的波形

2.3时、分、秒计数器电路