当前位置：文档之家 › 数字电子技术8

数字电子技术8

  • 格式：doc
  • 大小：230.00 KB
  • 文档页数：2

下载文档原格式

  / 2

合集下载

数字电子技术基础实验-8选1数据选择器74LS151

数字电子技术基础实验-8选1数据选择器74LS151

8选1数据选择器74LS151简介74LS151是一种典型的集成电路数据选择器，为互补输出的8选1数据选择器，它有3个地址输入端CBA，可选择D0～D7 ８个数据源，具有两个互补输出端，同相输出端Ｙ和反相输出端Ｗ。

74LS151引脚图选择控制端（地址端）为C～A，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Y，G为使能端，低电平有效。

（1）使能端G＝1时，不论C～A状态如何，均无输出（Y＝0，W＝1），多路开关被禁止。

（2）使能端G＝0时，多路开关正常工作，根据地址码C、B、A的状态选择D0～D7中某一个通道的数据输送到输出端Y。

如：CBA＝000，则选择D0数据到输出端，即Y＝D0。

如：CBA＝001，则选择D1数据到输出端,即Y＝D1，其余类推。

74LS151功能表数据选择器的应用数据选择器除实现有选择的传送数据外，还有其他用途，下面介绍几种典型应用。

（1）逻辑函数产生器从74LS151的逻辑图可以看出，当使能端G=0时，Y是C、B、A和输入数据D0～D7的与或函数。

式中mi是C、B、A构成的最小项。

显然。

当Di＝１时，其对应的最小项mi在与或表达式中出现，当Di＝0时，对应的最小项就不出现。

利用这一点，不难实现组合逻辑函数。

已知逻辑函数，利用数据选择器构成函数产生器的过程是，将函数变换成最小项表达式，根据最小项表达式确定各数据输入端的二元常量。

将数据选择器的地址信号C、B、A作为函数的输入变量，数据输入D0～D7，作为控制信号，控制各最小项在输出逻辑函数中是否出现，使能端Ｇ始终保持低电平，这样8选1数据选择器就成为一个3变量的函数产生器。

例1 试用8选1数据选择器74LS151产生逻辑函数解：把式变换成最小项表达式：显然D3、D5、D6、D7，都应该等于１，而式中没有出现的最小项m0，m1，m2，m4的控制变量D0、D1、D2、D4都应该等于０，由此可画出该逻辑函数产生器的逻辑图：、例2 试用与上例相同的8选1数据选择器产生从表中可以看出，凡使L值为1的那些最小项，其控制变量应该等于１，即D1、D2、D4、D7等于１（对应XYZ：001、010、100、111），其他控制变量均等于０。

数字电子技术基础实验-8选1数据选择器74LS151

数字电子技术基础实验-8选1数据选择器74LS151

数字电⼦技术基础实验-8选1数据选择器74LS1518选1数据选择器74LS151简介74LS151是⼀种典型的集成电路数据选择器，为互补输出的8选1数据选择器，它有3个地址输⼊端CBA，可选择D0～D7 ８个数据源，具有两个互补输出端，同相输出端Ｙ和反相输出端Ｗ。

74LS151引脚图选择控制端（地址端）为C～A，按⼆进制译码，从8个输⼊数据D0～D7中，选择⼀个需要的数据送到输出端Y，G为使能端，低电平有效。

（1）使能端G＝1时，不论C～A状态如何，均⽆输出（Y＝0，W＝1），多路开关被禁⽌。

（2）使能端G＝0时，多路开关正常⼯作，根据地址码C、B、A的状态选择D0～D7中某⼀个通道的数据输送到输出端Y。

如：CBA＝000，则选择D0数据到输出端，即Y＝D0。

如：CBA＝001，则选择D1数据到输出端,即Y＝D1，其余类推。

74LS151功能表数据选择器的应⽤数据选择器除实现有选择的传送数据外，还有其他⽤途，下⾯介绍⼏种典型应⽤。

（1）逻辑函数产⽣器从74LS151的逻辑图可以看出，当使能端G=0时，Y是C、B、A和输⼊数据D0～D7的与或函数。

式中mi是C、B、A构成的最⼩项。

显然。

当Di＝１时，其对应的最⼩项mi在与或表达式中出现，当Di＝0时，对应的最⼩项就不出现。

利⽤这⼀点，不难实现组合逻辑函数。

已知逻辑函数，利⽤数据选择器构成函数产⽣器的过程是，将函数变换成最⼩项表达式，根据最⼩项表达式确定各数据输⼊端的⼆元常量。

将数据选择器的地址信号C、B、A作为函数的输⼊变量，数据输⼊D0～D7，作为控制信号，控制各最⼩项在输出逻辑函数中是否出现，使能端Ｇ始终保持低电平，这样8选1数据选择器就成为⼀个3变量的函数产⽣器。

例1 试⽤8选1数据选择器74LS151产⽣逻辑函数解：把式变换成最⼩项表达式：显然D3、D5、D6、D7，都应该等于１，⽽式中没有出现的最⼩项m0，m1，m2，m4的控制变量D0、D1、D2、D4都应该等于０，由此可画出该逻辑函数产⽣器的逻辑图：、例2 试⽤与上例相同的8选1数据选择器产⽣从表中可以看出，凡使L值为1的那些最⼩项，其控制变量应该等于１，即D1、D2、D4、D7等于１（对应XYZ：001、010、100、111），其他控制变量均等于０。

《数字电子技术》习题及答案

《数字电子技术》习题及答案

第1章 数制和码制 一、填空题1．数制转换：（011010）2 =（ ）10 =（ ）8 =（ ）16。

2．数制转换：（35）10 =（ ）2 =（ ）8 =（ ）16。

3．数制转换：（251）8 =（ ）2 =（ ）16 =（ ）10。

4．数制转换：（4B ）16 =（ ）2 =（ ）8 =（ ）10。

5．数制转换：（69）10 =（ ）2 =（ ）16 =（ ）8。

6．将二进制数转换为等值的八进制和十六进制数 （10011011001）2 =（ ）8 =（ ）16。

7．将二进制数转换为等值的八进制和十六进制数 （1001010.011001）2 =（ ）8 =（ ）16。

一、填空题答案： 1．26、32、1A ； 2．100011、43、 23； 3．10101001、A9、169； 4．1001011、113、75； 5．1000101、45、105； 6．2331、4D9； 7．112.31、4A.64。

第2章 逻辑代数基础 一、填空题1．逻辑函数Y AB A B ''=+，将其变换为与非-与非形式为 。

2．逻辑函数Y A B AB C ''=+，将其变换为与非-与非形式为 。

3. 将逻辑函数AC BC AB Y ++=化为与非-与非的形式，为 。

4．逻辑函数Y A A BC '''=+，化简后的最简表达式为 。

5．逻辑函数Y A B A B ''=++，化简后的最简表达式为 。

6．逻辑函数()()Y A BC AB ''''=+，化简后的最简表达式为 。

7. 逻辑函数Y AB AB A B ''=++，化简后的最简表达式为 。

一、填空题答案1．()()()Y AB A B '''''= ； 2．()()()Y A B AB C '''''=； 3． ()()()()Y AB BC AC ''''=； 4． Y A '=； 5．1Y =； 6．1Y =； 7．Y A B =+。

数字电子技术题库

数字电子技术题库

（一）．数字逻辑基础（1）．进制与进制之间的转换（2）．与逻辑和与门电路（3）．或逻辑和或门电路（4）．非逻辑和非门电路（5）．与非门电路（6）．集成门电路（7）．逻辑代数定律与逻辑函数化简（二）．组合逻辑电路（8）．组合逻辑电路的分析与设计（9）．编码器（10）．译码器（11）．加法器（12）．数值比较器（13）．数据选择器（三）．时序逻辑电路（14）．RS触发器（15）．D触发器与数据寄存器（16）．移位寄存器（17）．JK触发器与计数器（四）．555时基电路与石英晶体多谐振荡器（18）．定时器（19）．施密特触发器（20）．多谐振荡器（五）．数模与模数转换（21）．数模转换电路DAC（22）．模数转换电路ADC（六）．半导体存储器（23）．只读存储器ROM（24）．随机存储器RAM（一）．数字逻辑基础（1）．进制与进制之间的转换1．在数字电路中，通常用数字来表示高电平，用数字来表示低电平。

2．某二进制数由4位数字组成，其最低位的权是，最高位的权是。

3．完成下列进制的转换：（00011111）2=（）10 ；（10）10=（）2 ；（1111）2=（）8 ；（10）8=（）2 ；（011111）2=（）16 ；（2A）16=（）2 。

（01010101）8421=（）10 ；（32）10=（）8421 ；4．二进制数只有（）数码。

A．0 B.1C．0、1 D.0、1、25．十六进制数只有（）数码。

A．0～F B.1～FC．0～16 D.1～166．一位十六进制数可以用（）位二进制数来表示。

A．1 B.2C．4 D.16（2）．与逻辑和与门电路7．“Y等于A与B”的逻辑函数式为。

8．与门电路是当全部输入为时，输出才为“1”。

9．开关串联的电路可以用“与”逻辑表示。

（）10．门电路可以有多个输出端。

（）11．门电路可以有多个输入端。

（）（3）．或逻辑和或门电路12．“Y等于A或B”的逻辑函数式为。

数字电子技术第8章可编程逻辑器件

数字电子技术第8章可编程逻辑器件
(8-12)
前面介绍的FPLA的电路结构不含触发器，因此这 种FPLA只能用于设计组合逻辑电路，故称为组合型 FPLA。
为便于设计时序逻辑电路，在有些FPLA芯片内部 增加了若干触发器组成的寄存器。这种内部含有寄 存器的FPLA称为时序逻辑型FPLA，也称做可编程 逻辑时序器PLS（Programmable Logic Sequeneer）。
Q0n+1=Q3 Q2 Q1+Q3 Q2 Q1+Q3 Q2 Q1+ Q3 Q2 Q1
从上式即可写出每个触发器的驱动方程，即D端 的逻辑函数式。同时，考虑到要求具有置零功能， 故应在驱动方程中加入一项R。当置零输入信号 R=1时，在时钟信号到达后所有触发器置1，反相后 的输出得到Y3 Y2 Y1 Y0=0000。于是得到驱动方程为
图8.3.9 产生16种算术、逻辑运算的编程情况
(8-22)
十进 8.3.3PAL的应用举例
制数
二 进制 数
Y0 Y1 Y2
例8.3.1 用PAL器件设计一个数值判别电路.要求判断4位 D C B A 二进制数DCBA的大小属于0~5、6~10、11~15三个区间的 0 0 0 0 0 1 0 0 哪一个之内。 1 0 0 0 1 1 0 0
FPLA由可编程的与逻辑阵列和可编程的或逻 辑阵列以及输出缓冲器组成，如图所示。
(8-8)
PLA结构 逻辑功能可 变化的硬件 结构。
可编程
将FPLA和ROM 比较可发现，它们 的电路结构极为相 似，都是由一个与 逻辑阵列、一个或 逻辑阵列和输出缓 冲器组成。两者所 不同的是，FPLA的 与阵列可编程，而 ROM的与阵列（译 码器）是固定的。
第八章 可编程逻辑器件（PLD）

数字电子技术第8章存储器与可编程逻辑器件习题及答案

数字电子技术第8章存储器与可编程逻辑器件习题及答案

第8章存储器与可编程逻辑器件8.1存储器概述自测练习1．存储器中可以保存的最小数据单位是（）。

（a）位（b）字节（c）字2．指出下列存储器各有多少个基本存储单元？多少存储单元？多少字？字长多少？（a） 2K×8位（）（）（）（）（b） 256×2位（）（）（）（）（c） 1M×4位（）（）（）（）3．ROM是（）存储器。

（a）非易失性（b）易失性（c）读/写（d）以字节组织的4．数据通过（）存储在存储器中。

（a）读操作（b）启动操作（c）写操作（d）寻址操作5．RAM给定地址中存储的数据在（）情况下会丢失。

（a）电源关闭（b）数据从该地址读出（c）在该地址写入数据（d）答案（a）和（c）6．具有256个地址的存储器有（ ）地址线。

（a）２５６条（b）６条（c）8条（d）16条7．可以存储２５６字节数据的存储容量是（ ）。

（a）２５６×１位（b）２５６×８位（c）１Ｋ×４位　（d）２Ｋ×１位答案：1．a2．（a）2048×8；2048；2048；8（b）512；256；256；2（c）1024×1024×4；1024×1024；1024×1024；43．a4．c5．d6．c7．b8.2随机存取存储器（RAM）自测练习1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器（SRAM）存储单元是利用（）存储信息的。

2.为了不丢失信息，DRAM必须定期进行（）操作。

3.半导体存储器按读、写功能可分成（）和（）两大类。

4.RAM电路通常由（）、（）和（）三部分组成。

5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。

答案：1．栅极电容，触发器2．刷新3．只读存储器，读/写存储器4．地址译码，存储矩阵，读/写控制电路5．11，8，2K×8位8.3 只读存储器（ROM）自测练习1．ROM可分为（）、（）、（）和（）几种类型。

数字电子技术(王连英)5-9章 (4)


第8章 半导体存储器 图8.2.3 16×4位RAM
第8章 半导体存储器
8.2.2 SRAM与DRAM 1． SRAM 静态存储单元是在静态触发器的基础上附加门控管而构成
的。 它是靠触发器的自保持功能来存储数据的。 SRAM的优点是： 工作稳定、 工作速度快， 使用方便，
不需要附加再生电路； 缺点是： 功耗较大， 集成度较低， 成本较高。 SRAM一般用在小容量存储系统中。
第8章 半导体存储器 图8.2.2 双译码器RAM的结构框图
第8章 半导体存储器
图8.2.3所示的是一个16×4位的RAM。 当CS＝0时， RAM芯片被选中， 处于工作状态。 设 A3A2A1A0＝0011， 行地址译码线X3有效， 列地址译码器Y0有效， 即共同选中了单元［3， 0］。 若R/W＝1， 执行读操作， 将 存储单元［3， 0］中的数据送到I/O数据总线上。 若R/W＝0， 执行写操作， 将I/O数据总线上的数据写入存储单元［3， 0］ 中。 当CS＝1时， 片选无效， 不能对RAM进行读/写操作， 所 有I/O端均为高阻状态。
第8章 半导体存储器
2． DRAM 动态存储单元是利用MOS管栅极电容可以存储电荷的原理 制成的， 其结构比较简单。 DRAM的优点是： 集成度高、 成本低、 功耗低； 缺点是： 由于MOS管栅极电容上的电荷会因漏电而释放， 即使在电源正 常接通情况下， 也会发生信息丢失， 因此在使用DRAM时必须 附加再生电路， 不断地刷新电容器上的电荷， 给使用带来麻 烦。 DRAM一般用于大容量存储系统中。
第8章 半导体存储器 4. 电擦除可改写ROM（E2PROM E2PROM是一种可在线电擦除和编程的只读存储器， 其存 储单元采用了浮栅隧道氧化层MOS管。 它既有RAM在线可读可 改写的特点， 又具有非易失性存储器ROM在掉电后仍然能保持 所存数据的优点。 写入的数据在常温下至少可以保存10年， 擦除/写入次数为1万次～10万次， 而且既可整片擦除， 也可 按字节擦除。 相比EPROM， 其擦除、 写入速度更快， 操作 更加简单方便。

《数字电子技术》详细目录

《数字电子技术》目录第1章数制与编码1.1 数字电路基础知识1.1.1 模拟信号与数字信号1.1.2 数字电路的特点1.2 数制1.2.1 十进制数1.2.2 二进制数1.2.3 八进制数1.2.4 十六进制数1.3 数制转换1.3.1 二进制数与八进制数的相互转换1.3.2 二进制数与十六进制数的相互转换1.3.3 十进制数与任意进制数的相互转换1.4 二进制编码1.4.1 加权二进制码1.4.2 不加权的二进制码1.4.3 字母数字码1.4.4 补码1.5带符号二进制数的加减运算1.5.1 加法运算1.5.2 减法运算第2章逻辑门2.1 基本逻辑门2.1.1 与门2.1.2 或门2.1.3 非门2.2 复合逻辑门2.2.1 与非门2.2.2 或非门2.2.3 异或门2.2.4 同或门2.3 其它逻辑门2.3.1 集电极开路逻辑门2.3.2 集电极开路逻辑门的应用2.3.3 三态逻辑门2.4 集成电路逻辑门2.4.1 概述2.4.2 TTL集成电路逻辑门2.4.3 CMOS集成电路逻辑门2.4.4 集成逻辑门的性能参数2.4.5 TTL与CMOS集成电路的接口*第3章逻辑代数基础3.1 概述3.1.1 逻辑函数的基本概念3.1.2 逻辑函数的表示方法3.2 逻辑代数的运算规则3.2.1 逻辑代数的基本定律3.2.2 逻辑代数的基本公式3.2.3 摩根定理3.2.4 逻辑代数的规则3.3 逻辑函数的代数化简法3.3.1 并项化简法3.3.2 吸收化简法3.3.3 配项化简法3.3.4 消去冗余项法3.4 逻辑函数的标准形式3.4.1 最小项与最大项3.4.2 标准与或表达式3.4.3 标准或与表达式3.4.4 两种标准形式的相互转换3.4.5 逻辑函数表达式与真值表的相互转换3.5 逻辑函数的卡诺图化简法3.5.1 卡诺图3.5.2 与或表达式的卡诺图表示3.5.3 与或表达式的卡诺图化简3.5.4 或与表达式的卡诺图化简3.5.5 含无关项逻辑函数的卡诺图化简3.5.6 多输出逻辑函数的化简*第4章组合逻辑电路4.1 组合逻辑电路的分析4.1.1 组合逻辑电路的定义4.1.2 组合逻辑电路的分析步骤4.1.3 组合逻辑电路的分析举例4.2 组合逻辑电路的设计4.2.1 组合逻辑电路的一般设计步骤4.2.2 组合逻辑电路的设计举例4.3 编码器4.3.1 编码器的概念4.3.2 二进制编码器4.3.3 二－十进制编码器4.3.4 编码器应用举例4.4 译码器4.4.1 译码器的概念4.4.2 二进制译码器4.4.3 二－十进制译码器4.4.4 用译码器实现逻辑函数4.4.5 显示译码器4.4.6 译码器应用举例4.5 数据选择器与数据分配器4.5.1 数据选择器4.5.2 用数据选择器实现逻辑函数4.5.3 数据分配器4.5.4 数据选择器应用举例4.6 加法器4.6.1 半加器4.6.2 全加器4.6.3 多位加法器4.6.4 加法器应用举例4.6.5 加法器构成减法运算电路*4.7 比较器4.7.1 1位数值比较器4.7.2 集成数值比较器4.7.3 集成数值比较器应用举例4.8 码组转换电路4.8.1 BCD码之间的相互转换4.8.2 BCD码与二进制码之间的相互转换4.8.3 格雷码与二进制码之间的相互转换4.9 组合逻辑电路的竞争与冒险4.9.1 冒险现象的识别4.9.2 消除冒险现象的方法第5章触发器5.1 RS触发器5.1.1 基本RS触发器5.1.2 钟控RS触发器5.1.3 RS触发器应用举例5.2 D触发器5.2.1 电平触发D触发器5.2.2 边沿D触发器5.3 JK触发器5.3.1 主从JK触发器5.3.2 边沿JK触发器5.4 不同类型触发器的相互转换5.4.1 概述5.4.2 D触发器转换为JK、T和T＇触发器5.4.3 JK触发器转换为D触发器第6章寄存器与计数器6.1 寄存器与移位寄存器6.1.1 寄存器6.1.2 移位寄存器6.1.3移位寄存器应用举例6.2 异步N进制计数器6.2.1 异步n位二进制计数器6.2.2 异步非二进制计数器6.3 同步N进制计数器6.3.1 同步n位二进制计数器6.3.2 同步非二进制计数器6.4 集成计数器6.4.1 集成同步二进制计数器6.4.2 集成同步非二进制计数器6.4.3 集成异步二进制计数器6.4.4 集成异步非二进制计数器6.4.5 集成计数器的扩展6.4.6 集成计数器应用举例第7章时序逻辑电路的分析与设计7.1 概述7.1.1 时序逻辑电路的定义7.1.2 时序逻辑电路的结构7.1.3 时序逻辑电路的分类7.2 时序逻辑电路的分析7.2.1时序逻辑电路的分析步骤7.2.2 同步时序逻辑电路分析举例7.2.3 异步时序逻辑电路分析举例7.3 同步时序逻辑电路的设计7.3.1 同步时序逻辑电路的基本设计步骤7.3.2 同步时序逻辑电路设计举例第8章存储器与可编程器件8.1 存储器概述8.1.1 存储器的分类8.1.2 存储器的相关概念8.1.3 存储器的性能指标8.2 RAM8.2.1 RAM分类与结构8.2.2 SRAM8.2.3 DRAM8.3 ROM8.3.1 ROM分类与结构8.3.2 掩膜ROM8.3.3 可编程ROM8.3.4 可编程ROM的应用8.4 快闪存储器（Flash Memory）8.4.1 快闪存储器的电路结构8.4.2 闪存与其它存储器的比较8.5 存储器的扩展8.5.1 存储器的位扩展法8.5.2 存储器的字扩展法8.6 可编程阵列逻辑8.6.1 PAL的电路结构8.6.2 PAL器件举例8.6.3 PAL器件的应用8.7 通用阵列逻辑8.7.1 GAL的性能特点8.7.2 GAL的电路结构8.7.3 OLMC8.7.4 GAL器件的编程与开发8.8 CPLD、FPGA和在系统编程技术8.8.1 数字可编程器件的发展概况8.8.2数字可编程器件的编程语言8.8.3数字可编程器件的应用实例第9章D/A转换器和A/D转换器9.1 概述9.2 D/A转换器9.2.1 D/A转换器的电路结构9.2.2 二进制权电阻网络D/A转换器9.2.3 倒T型电阻网络D/A转换器9.2.4 D/A转换器的主要技术参数9.2.5 集成D/A转换器及应用举例9.3 A/D转换器9.3.1 A/D转换的一般步骤9.3.2 A/D转换器的种类9.3.3 A/D转换器的主要技术参数9.3.4 集成A/D转换器及应用举例第10章脉冲波形的产生与整形电路10.1 概述10.2 多谐振荡器10.2.1 门电路构成的多谐振荡器10.2.2 采用石英晶体的多谐振荡器10.3 单稳态触发器10.3.1 门电路构成的单稳态触发器10.3.2 集成单稳态触发器10.3.3 单稳态触发器的应用10.4 施密特触发器10.4.1 概述10.4.2 施密特触发器的应用10.5 555定时器及其应用10.5.1 电路组成及工作原理10.5.2 555定时器构成施密特触发器10.5.3 555定时器构成单稳态触发器10.5.4 555定时器构成多谐振荡器第11章数字集成电路简介11.1 TTL门电路11.1.1 TTL与非门电路11.1.2 TTL或非门电路11.1.3 TTL与或非门电路11.1.4 集电极开路门电路与三态门电路11.1.5 肖特基TTL与非门电路11.2 CMOS门电路11.2.1 概述11.2.2 CMOS非门电路11.2.3 CMOS与非门电路11.2.4 CMOS或非门电路11.2.5 CMOS门电路的构成规则11.3 数字集成电路的使用。

数字电子技术Chart_8


可测试性设计 数字系统的可测试性设计
可控制性是指设置特定的电路结点逻辑值为0或1的难易程度。 显然，在可测试性设计中希望有高度的可控制性； 可观测性是指在输出端观察一个电路结点的逻辑值或状态的 难易程度。当电路的复杂性和输入输出数目一定时，一个可测 电路应当具有较高的可观测性。 专门测试 扫 描 输 入 扫 描 输 出 （ScanIn） （ScanOut） 扫描测试 寄 寄 组合逻辑 组合逻辑 In Out 存 存 A B 内建自测试 器 器
第8 章
电子设计自动化技术基础
主要内容
8.1 EDA概述 8.2 逻辑模拟 8.3 逻辑综合 8.4 可测试性设计
本章重点
逻辑模拟的基本概念和算法，以及逻辑综合的基础 知识； 数字系统的可测试性技术，包括自动测试矢量生成 的概念与方法、可测试性设计的基本原理和常用方法。
8.1 EDA概述
EDA的发展历程
பைடு நூலகம்
逻辑综合 逻辑综合的过程 图8.4描述了逻辑综合的基本流程，主要包含三个步骤： 把寄存器传输级（RTL）描述编译成逻辑表达式 逻辑优化 工艺映射
RTL描述 编译
逻辑优化
约束条件
工艺映射
工艺库
门级网表 图8.4 逻辑综合的基本流程
8.4 可测试性设计
设计验证是检验集成电路设计的功能或时序等方面是否满足特 定规范要求的过程。 U (sa0) A B 数字系统测试的基本概念 Y 故障与故障模型 Z C 测试码与测试矢量 D X 故障模拟与测试矢量压缩 E 数字系统的测试生成
图8.6 串联扫描测试方案
可测试性设计
激励发生器
被测电路（模 块）
响应分析器
测试控制器
图8.7 内建自测试结构的一般形式

(完整版)《数字电子技术》知识点

《数字电子技术》知识点第1章 数字逻辑基础1．数字信号、模拟信号的定义2．数字电路的分类3．数制、编码其及转换要求：能熟练在10进制、2进制、8进制、16进制、8421BCD 之间进行相互转换。

举例1：（37.25）10= ( )2= ( )16= ( )8421BCD 解：（37.25）10= (100101.01)2= ( 25.4)16= (00110111.00100101)8421BCD 4．基本逻辑运算的特点与运算：见零为零，全1为1；或运算：见1为1，全零为零；与非运算：见零为1，全1为零；或非运算：见1为零，全零为1；异或运算：相异为1，相同为零；同或运算：相同为1，相异为零；非运算：零变 1， 1变零；要求：熟练应用上述逻辑运算。

5．数字电路逻辑功能的几种表示方法及相互转换。

①真值表（组合逻辑电路）或状态转换真值表（时序逻辑电路）：是由变量的所有可能取值组合及其对应的函数值所构成的表格。

②逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。

③卡诺图：是由表示变量的所有可能取值组合的小方格所构成的图形。

④逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。

⑤波形图或时序图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。

⑥状态图（只有时序电路才有）：描述时序逻辑电路的状态转换关系及转换条件的图形称为状态图。

要求：掌握这五种（对组合逻辑电路）或六种（对时序逻辑电路）方法之间的相互转换。

6．逻辑代数运算的基本规则①反演规则：对于任何一个逻辑表达式Y ，如果将表达式中的所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，那么所得到的表达式就是函数Y 的反函数Y （或称补函数）。

这个规则称为反演规则。

②对偶规则：对于任何一个逻辑表达式Y ，如果将表达式中的所有“·”换成“＋”，“＋”换成“·”，“0”换成“1”，“1”换成“0”，而变量保持不变，则可得到的一个新的函数表达式Y ＇，Y ＇称为函Y 的对偶函数。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

8.1 有一存储器，其地址线有12根为A 11~A 0，数据线有8根为D 7~D 0，它的存储容量为多
大？
答：它的存储容量为4096×8位。

8.2 RAM 的存储元有哪几种类型？它们是如何存储信息的？
答： 静态存储单元和动态存储单元。

8.3 ROM 有哪几种主要类型?它们之间有何异同点？
答：从制造工艺上看，有二极管ROM ，双极型ROM 和MOS 型ROM 三种。

根据编程方法不同，ROM 又可以分成固定ROM 和可编程ROM 。

可编程ROM 又可以细分为一次可编程的PROM 、光可擦除可编程的EPROM 和电可擦除可编程的E 2PROM 和闪速存储器SRAM 等。

8.4 ROM 和RAM 在电路结构和工作原理上有何不同?
答：RAM 用于存放数据或指令，工作时能够随时在任意指定单元存入或取出数据，但断电后所存信息便会丢失，是易失性存储器。

与RAM 不同，只读存储器ROM 是用来存放固定不变信息的，ROM 中的数据由专用装置写入，在正常工作时只能从中读出信息，而不能随时改写信息。

断电后，ROM 中的信息不会丢失，即具有非易失性。

8.5 存储容量为1024×8位的RAM 有多少根地址线?多少根位线?
答：10根地址线，8根位线
8.6 用512×4的RAM 扩展组成一个2K ×8位的存储器．需要几片RAM ，试画出它们的连接图。

答：需要8片RAM ，同时做字扩展和位扩展。

连接图如下：
/O 7
I /O 6/O 4/O 5/O 3I /O 2/O 0/O 18.7 用6264RAM 组成一个16K ×8位的存储器。

答：
地址
D8
O E
A1
8.8 试用1K×4位的2114静态RAM构成4K×8位的存储器，画出其连接图和外加地址译码器的电路图。

答：连接图类似题8.6。

略
8.9 PLD的含义是什么？PLD可以分为哪几大类？分类的依据是什么？
答：PLD是可编程逻辑器件，分类参见书图8.24
8.10 PAL器件有何特点？它的输出结构有哪些？
答：PAL器件的与阵列可编程，或阵列固定，输出结构是固定的。

8.11 GAL器件有哪些组态方式？
答：GAL器件的输出方式可以改变，可以设置为组合输出，也可以设为寄存器输出；可以高电平有效，也可以低电平有效；可以使引脚为输出，也可以使其为输入；输出使能信号也可多项选择，使用十分灵活。

8.12 FPGA与CPLD之间有何区别？
答：CPLD是基于乘积项的可编程结构，由可编程的与阵列和固定的或阵列来完成功能。

而FPGA使用的是查找表LUT（Look Up Table）结构。

8.13 在系统编程技术有哪些特点？它与传统的PLD编程方法相比，有何优点？
答：在系统编程ISP（In System Programmable）技术，可使用户在自己设计的目标系统中或线路板上为重构逻辑而对逻辑器件进行编程或重复编程。

在系统编程技术与传统编程技术的最大区别在于它不使用编程器，而是通过下载电缆与计算机相连，可随时对硬件功能进行修改，如同修改软件一样容易。

这就打破了使用PLD必先编程后装配的惯例，而可以先装配后编程，成为产品后还可反复编程，是一种全新的设计方法，使产品维护和系统更新都发生了革命性的变化，开创了数字系统设计的新纪元。

8.14 ispLSI 1016的结构主要有哪几部分组成？它们之间有何联系？
答：ispLSI1016包含I/O单元、全局布线区GRP、万能逻辑块GLB、输出布线区ORP 和时钟分配网络CDN。

外部信号通过I/O单元引到全局布线区，全局布线区用以完成任意I/O到任意GLB的互联、任意GLB之间的互联、以及各输入I/O信号到输出布线区的连接，器件的所有逻辑功能均在GLB中完成，可由一个GLB或多个GLB级联共同完成。

输入I/O 单元的输出信号和GLB的输出信号，通过输出布线区将各输出信号连接到被定义为输出端的I/O单元的输入端。